Реклама на сайте | Помощь сайту   English version | Datasheets 
KAZUS.RU - Электронный портал. Принципиальные схемы, Datasheets, Форум по электронике

Новая х51-совместимая микросистема сбора данных MAX7651 фирмы Maxim

Новая х51-совместимая микросистема сбора данных MAX7651 фирмы Maxim



Раздел: Микроконтроллеры

Журнал «Схемотехника» №9 2002 г.

Целью настоящей статьи является ознакомление читателей с новой микроконтроллерной системой сбора данных MAX7651/MAX7652 фирмы Maxim, оснащенной модифицированным ядром, совместимым со стандартным микроконтроллерным ядром микро-контроллера 8051.

Широко известная своими аналоговыми и периферийными микросхемами фирма Maxim в прошлом году выпустила на рынок новый тип продукции — семейство микроконтроллерных систем сбора и обработки данных. Семейство содержит два микроконтроллера — MAX7651 и MAX7652 [1], основные параметры которых приведены в табл. 1.

Таблица 1. Основные параметры семейства MAX7651/2

Параметр MAX7651 MAX7652
Встроенная Flash-память программ 2×8 К 2×8 К
Встроенная оперативная память данных IRAM, байт 256 256
Встроенный 12-битный аналого-цифровой преобразователь (до 50 ksps) + +
Встроенный входной мультиплексор для ADC с числом входов:
однополярных
дифференциальных

8
4

8
4
Широтно-импульсные 8-битные преобразователи 2 2
Источник(и) опорного напряжения, Vref внешние внешние
Диапазон входных напряжений +Vref +Vref/2
Расширенный контроллер прерываний с числом векторов 10 10
Таймеры общего назначения 3 3
Программный указатель данных DPTR 2 2
Программируемый охранный таймер WDT + +
Число однобайтных портов ввода/вывода 4 4
Последовательный интерфейс передачи данных UART (до 375 kb) 2 2
Максимальная тактовая частота, МГц 12 12
Напряжение питания, В 4,5…5,5 2,7…5,5
Рабочий ток потребления, мА 18 10
Потребляемая мощность, мВт 90 30
Диапазон рабочих температур, C -40…+85 0…+70
Корпус TQFP64 TQFP64

Микросистемы MAX7651/2 оснащены усовершенствованным микроконтроллерным ядром, которое на уровне команд (кодов) полностью совместимо со стандартным 8052 ядром. Однако внутреннее строение ядра модифицировано, что позволило выполнять многие инструкции (команды) за 4 такта, а не за 12, как у стандартного 8051. Иными словами, если стандартное ядро 8051 при тактовой частоте 12 МГц имеет пиковую (максимально возможную) производительность примерно 1 MIPS, то ядро микроконтроллеров MAX7651/2 будет иметь пиковую производительность примерно 3 MIPS. Для сравнения напомним, что некоторые микроконтроллеры фирмы Atmel [2, 3] имеют пиковую производительность до 10 MIPS, большинство микросистем сбора данных фирмы Cygnal имеют производительность порядка 25 MIPS, а некоторые из них и 100 MIPS!

Микросистемы MAX7651/2 содержат несколько расширенный набор цифровой периферии, в состав которой входят дополнительный второй последовательный порт UART и охранный таймер WDT. Остальная цифровая периферия практически идентична стандартной. Микроконтроллеры имеют два режима энергосбережения.

К особенностям аналоговой части следует отнести то, что входной мультиплексор имеет два режима работы. Первый режим обеспечивает четыре пары полностью дифференциальных входов, а второй — 8 сигнальных входов относительно плавающего общего входа.

Подсистема памяти состоит из двух блоков Flash-памяти программ объемом по 8 К каждый, расположенных по адресам от 0x0000 до 0x1FFF и от 0x2000 до 0x3FBF. Часть Flash-памяти верхнего блока от 0x3FC0 до 0x3FFF зарезервирована и недоступна микроконтроллерному ядру. Адресное пространство от 0х4000 до 0xFFFF доступно через внешний интерфейс для внешней памяти программ, если вход EA/ =0. Если EA/ =1, все внешнее адресное пространство от 0х0000 до 0xFFFF доступно для внешней памяти программ. Программирование Flash-памяти программ осуществляется в параллельном режиме аналогично микроконтроллерам фирмы Atmel.


 

Рис. 1.

Микроконтроллеры выпускаются в корпусе TQFP64. Соответственно, нельзя говорить о совместимости выводов со стандартным 8051 микроконтроллером. В табл. 2 приведена разводка выводов семейства MAX7651/2.

Таблица 2. Назначение выводов микроконтроллеров семейства MAX7651/2

Вывод Имя Функция
1 AINO Аналоговый вход 0. Отрицательный дифференциальный вход относительно AIN1 или положительный дифференциальный вход относительно ACOM
2 AIN1 Аналоговый вход 1. Положительный дифференциальный вход относительно AIN0 или положительный дифференциальный вход относительно ACOM
3 AIN2 Аналоговый вход 2. Отрицательный дифференциальный вход относительно AIN3 или положительный дифференциальный вход относительно ACOM
4 AIN3 Аналоговый вход 3. Положительный дифференциальный вход относительно AIN2 или положительный дифференциальный вход относительно ACOM
5 AIN4 Аналоговый вход 4. Отрицательный дифференциальный вход относительно AIN5 или положительный дифференциальный вход относительно ACOM
6 AIN5 Аналоговый вход 5. Положительный дифференциальный вход относительно AIN4 или положительный дифференциальный вход относительно ACOM
7 AIN6 Аналоговый вход 6. Отрицательный дифференциальный вход относительно AIN7 или положительный дифференциальный вход относительно ACOM
8 AIN7 Аналоговый вход 7. Положительный дифференциальный вход относительно AIN6 или положительный дифференциальный вход относительно ACOM
9 AVDD Положительное аналоговое напряжение питания для ADC и PWM. Необходимы параллельно соединенные конденсаторы 0,1 мкФ и 10 мкФ к аналоговому общему проводу AGND
10 AGND Аналоговый общий провод. Необходимо соединение PWMG и AGND
11 REF+ Положительный вход опорного напряжения для ADC и PWM (должно быть между AVDD и AGND). Необходимы параллельно соединенные конденсаторы 0,1 мкФ и 10 мкФ к аналоговому общему проводу AGND
12 REF- Положительный вход опорного напряжения для ADC и PWM (должно быть между AVOO и AGND). Необходимы параллельно соединенные конденсаторы 0,1 мкФ и 10 мкФ к аналоговому общему проводу
13 PWMV Положительное аналоговое напряжение 2
14 PWMG Аналоговый общий провод для PWM. Необходимо соединение PWMG и AGND
15 PWMA PWM Выход A
16 PWMB PWM Выход B
17 INTO Вход внешнего прерывания 0 (активный низкий уровень)
18 INT1 Вход внешнего прерывания 1 (активный низкий уровень)
19 P3.7 / RD P3.7: Бит 7 порта общего назначения P3
RD: Выход Read. Строб чтения внешних устройств (памяти или периферии) (активный низкий)
20 P3.6 / WR P3.6: Бит 6 порта общего назначения P3
WR: Выход Write. Строб записи внешних устройств (памяти или периферии) (активный низкий)
21 P3.5 / T1 P3.5: Бит 5 порта общего назначения P3
T1: Внешний вход таймера 1
22 P3.4 / T0 P3.4: Бит 4 порта общего назначения P3
T0: Внешний вход таймера 0
23 P3.3 P3.3: Бит 3 порта общего назначения P3
24 P3.2 P3.2: Бит 2 порта общего назначения P3
25 P3.1 / TxD0 P3.1: Бит 1 порта общего назначения P3
TXDO: Выход передатчика первого последовательного порта UART0
26 P3.0 / RxD0 P3.0: Бит 0 порта общего назначения P3
RXDO: Вход приемника первого последовательного порта UART0
27 DGND Цифровой общий провод. Соединение DGND и AGND должно быть в источнике питания Соединить с выводами 39 и 61
28 DVDD Положительное цифровое напряжение питания. Необходимы параллельно соединенные конденсаторы 0,1 мкФ и 10 мкФ к цифровому общему проводу. Соединить с выводами 40 и 62.
29 P2.0 / A8 P2.0: Бит 0 порта общего назначения P2
A8: Бит 8 адреса внутренней Flash-памяти
30 P2.1 / A8 P210: Бит 1 порта общего назначения P2
A9: Бит 9 адреса внутренней Flash-памяти
32 P2.2 / A8 P2.2: Бит 2 порта общего назначения P2
A10: Бит 10 адреса внутренней Flash-памяти
32 P2.3 / A1 1P2.3: Бит 3 порта общего назначения P2
A11: Бит 11 адреса внутренней Flash-памяти
33 P2.4 / A12 P2.4: Бит 4 порта общего назначения P2
A12: Бит 12 адреса внутренней Flash-памяти
34 P2.5 P2.5: Бит 5 порта общего назначения P2 Выбор младшего или старшего блока Flash-памяти
35 P2.6 P2.6: Бит 6 порта общего назначения P2 Выбор режима программирования
36 P2.7 P2.7: Бит 7 порта общего назначения P2 Выбор режима программирования
37 PSEN Program Store Enable — строб внешней памяти программ (активный низкий)
38 ALE / PROG ALE: строб защелки мультиплексированного адреса
PROG: Импульс программирования
39 DGND Цифровой общий провод
40 DVDD Положительное цифровое напряжение питания
41 P0.0 / AD0 P0.0: Бит 0 порта общего назначения P0
AD0: Бит 0 внутренней или внешней Flash-памяти
42 P0.1 / AD1 P0.1: Бит 0 порта общего назначения P0
AD1: Бит 1 внутренней или внешней Flash-памяти
43 P0.2 / AD2 P0.2: Бит 2 порта общего назначения P0
AD2: Бит 2 внутренней или внешней Flash-памяти
44 P0.3 / AD3 P0.3: Бит 3 порта общего назначения P0
ADS: Бит 3 внутренней или внешней Flash-памяти
45 P0.4 / AD4 P0.4: Бит 4 порта общего назначения P0
AD4: Бит 4 внутренней или внешней Flash-памяти
46 P0.5 / AD5 P0.5: Бит 5 порта общего назначения P0
AD5: Бит 5 внутренней или внешней Flash-памяти
47 P0.6 / AD6 P0.6: Бит 6 порта общего назначения P0
AD6: Бит 6 внутренней или внешней Flash-памяти
48 P0.7 / AD7 P0.7: Бит 7 порта общего назначения P0
AD7: Бит 7 внутренней или внешней Flash-памяти
49 P1.0 / T2 / T20UT / AD0 P1.0: Бит 0 порта общего назначения P1
T2: Внешний вход прерывания 2 T20UT: Выход таймера 2
AD0: Бит 0 адреса внутренней Flash памяти
50 P1.1 / T2EX / AD1 P1.1: Бит 1 порта общего назначения P1
T2EX: Внешний вход триггера захвата таймера 2
AD1: Бит 1 адреса внутренней Flash-памяти
51 P1.2 / RXD1 / AD2 P1.2: Бит 2 порта общего назначения P1
RXD1: Вход приемника второго последовательного порта UART1
AD2: Бит 2 адреса внутренней Flash-памяти
52 P1.3 / TXD1 / ADS P1.3: Бит 3 порта общего назначения P1
TXD1: Выход передатчика второго последовательного порта UART1
ADS: Бит 3 адреса внутренней Flash-памяти
53 P1.4 / AD4 P1.4: Бит 4 порта общего назначения P1
AD4: Бит 4 адреса внутренней Flash-памяти
54 P1.5 / AD5 P1.5: Бит 5 порта общего назначения P1
AD5: Бит 5 адреса внутренней Flash-памяти
55 P1.6 / AD6 P1.6: Бит 6 порта общего назначения P1
AD6: Бит 6 адреса внутренней Flash-памяти
56 P1.7 / AD7 P1.7: Бит 7 порта общего назначения P1
AD7: Бит 7 адреса внутренней Flash-памяти
57 EA / Vpp EA: — выбор режима памяти программ. При использовании внешней ROM должен быть соединен с цифровым общим проводом, при использовании внутренней Flash-памяти должен быть соединен с плюсом питания.
Vpp: — напряжение программирования
58 RST Вход сброса
59 XTAL2 Вывод для подключения кварцевого резонатора (выход)
60 XTAL1 Вывод для подключения кварцевого резонатора (вход)
61 DGND Цифровой общий провод
62 DVDD Положительное цифровое напряжение питания
63 TEST Тестовый вывод, должен быть соединен с DGND
64 ACOM Общий аналоговый вход мультиплексора

Обмен данными с периферийными устройствами и управление ими осуществляется через SFR регистры, причем формат регистров стандартной периферии соответствует стандартному формату SFR регистров стандартного микроконтроллера 8051. Карта SFR регистров приведена в табл. 3. Дополнительные SFR регистры размещены по свободным адресам и выделены в таблице жирным шрифтом.

Таблица 3. Карта SFR регистров микроконтроллеров семейства MAX7651/2

АДРЕС (HEX) 0/8 1/9 2/A 3/B 4/C 5/D 6/E 7/F
F8 EIP           PWMC  
FO B              
E8 EIE   EEAL EEAH EEDAT EESTCMD    
EO ACC              
D8 EICON   PWPS PWDA PWDB WDT    
DO PSW              
C8 T2CON   RCAP2L RCAP2H TL2 TH2    
CO SCON1 SBUF1 ADDATO ADDAT1 Reserved ADCON    
B8 IP   Reserved Reserved        
BO P3   VERSION Reserved Reserved      
A8 IE              
AO P2              
98 SCONO SBUFO            
90 P1 EXIF            
88 TCON TMOD TLO THO TL1 TH1 CKCON Reserved
80 PO SP DPLO DPHO DPL1 DPH1 DPS PCON

Приведенные в настоящей статье сведения дают лишь общее представление о внутренней структуре, разводке выводов и SFR регистрах новых микросистемах сбора данных MAX7651/2. Более подробные сведения приведены в файле MAX7651-MAX7652.pdf, доступном на сайте [1], а также в руководстве пользователя, имеющемся на вышеуказанном сайте.

    Литература:
  1. http://www.maxim-ic.com/
  2. http://www.atmel.com/
  3. О. Николайчук. Новые х51-совместимые микроконтроллеры фирмы Atmel. — Схемотехника, 2002, №6, стр.42-46.
  4. http://www.cygnal.com/
  5. О. Николайчук. Семейства х51 микроконтроллеров фирмы Cygnal. — Компоненты и технологии, 2002, №1, стр.86-91.

Источник: rtcs.ru
 © 2003—2017 «Электронный портал»Обр@тная связь