Сумматор бинарных кодов Линг (Ling Adder)

[Mishel 825]

Доброго времени суток!

В сети есть много сведений о сумматоре бинарных кодов Линг (Ling Adder). Однако логическую схему сумматора по этим сведениям не удаётся построить. Подскажите пожалуйста ресурс с готовой на 8-бит (16-бит) схемой Ling Adder.

[mike-y-k]

Так у Huey Ling много работ в этой области.
Там ещё и улучшения от Samuel Naffziger из HP.
А про реализацию лучше смотреть отсюда.

[Mishel 825]

Спасибо.
В представленном ресурсе есть улучшения CLA по Лингу с тремя MUL в каждом разряде. Три MUL очевидно уже не актуально, обходятся одним MULем. Пример улучшения префиксного сумматора (PPA) на логическом уровне по Лингу с одним MUL есть, например, тут. Если улучшение есть, то должно бить, например, уменшение глубины схемы, или сокращение общего количества логических елементов, или оптимизация Fan-In (Fan-Out). Для таких выводов необходима готовая схема Ling Adder (любая из его работ) для сравнения, лучше представленная на дискретных логических елементах (можно будет воссоздать, проверить таблицей истинности), без NMOS (PMOS). Однако любая готовая схема Ling Adder, напримкр на 8-бит (16-бит) в сети не встечается. Может кому известно такое место?

[jump]

по тэгу ling adder гугло вываливает ling adder verilog code с картинками...

[mike-y-k]

Mishel 825, очень долго прорабатывать цепочки ссылок на работы Ling, Naffziger и Co. Я за пару минут Вам подбросил статью с описанием алгоритма.
Если Вы таки подразумеваете уже разведённую реализацию или готовую схему - тогда нужно налаживать контакты с инженерами HP на их форуме и спрашивать там. Только есть шанс споткнуться о требования соглашения о неразглашении.
В своё время при работе ещё с HPIB было такое, до сих пор где-то папка с официальными бумагами лежит .
Или очень последовательно по всем работам и ссылкам в них - возможно где-то в зоне .edu и есть нужное Вам.

Да и уважаемый jump вполне правильно указал на реализацию в вариациях FPGA/xPLD, сейчас такое на дисконтной логике уже не делают. Но описание в verilog вполне можно и в обычную схему перевести .

[Mishel 825]

По тєгу ling adder verilog code нашел возможно наилучшее описание схемы, правда префиксного сумматора с использованием логики Линга. Здесь на рисунках не указано откуда заводить Hi для А в кружке, структура S в кружке не раскрыта.

mike-y-k, Ling Adder интересует в связи с величиной глубины его схемы. Известно, например, что 8-bit Kogge-Stone PPA имеет глубину 9 елементов. Если Линг улучшил структуру префиксного сумматора, то его схема очевидно должна иметь глубину, напримет, 8 елементов.

[mike-y-k]

Mishel 825, собственно там везде схема описана логическими функциями. Дальше просто ее в verilog и зашить в FPGA на отладочной плате. Ну или ручками Нарисовать на россыпи из этих уравнений состояния.
Дальше уже рутинный процесс тестирования.

[DanilinSA]

Дальше просто ее в verilog и зашить в FPGA на отладочной плате

Да-же в железо не обязательно. Обкатать такую схему на симуляторе - сильно упростит процесс.

[mike-y-k]

DanilinSA, ну это уже ТС виднее. Академическую задачу можно и в симулятре посмотреть (при отсутствии жёстких требований), а вот с реальным сигналом уже так просто не получится - только прикидка алгоритма.

[Mishel 825]

Используя описания тут и тут с небольшой доработкой получилась схема Ling Adder на 8 бит (приложил). Для этой схемы алгебраическое выражение управляющего сигнала Нi зависит от парности разряда. Это даёт сокращение нескольких логических улементов. В таком виде глубина схемы 8-bit Ling Adder равна 9 елементов. Для сравнения - глубина схемы 8-bit Kogge-Stone PPA равна 10 елементов.

Улучшения от Samuel Naffziger из HP представлены частично схемой SMOS. Для выводов необходимо переводить SMOS в дискретную схему, тогда появится «комфортная» уверенность в чём заключаются улучшения схемы Ling Adder.