Orcad: триггеры, делитель частоты

krasnoyarsk · 07.11.2010, 17:44

Вроде в книжке все просто: у D триггера есть входы C и D, при перепаде напряжения на C должен как-то меняться сигнал, а таблица истинности гласит, что когда C и D=0, то на выходе "0", а когда две "1" на входе, то единица на выходе. Ну вот пока разбираюсь, как такие чудеса возможны, но смоделировать ничего не получается (не вижу логики изменения сигнала)! Хочу сделать делитель частоты с произвольным коэффициентом деления, но пока затормозил на одном триггере. Откуда не возьмись появились выходы PRE и CLR. Почитал в интернете, решил, что входом CLR нужно сделать сброс в самом начала, а выход PRE - всегда "1". Ну вот как-то это совсем запутано, расскажите нормальным языком, что же такое D-триггер (либо JK, лучше оба) в OrCAD, как на его основе строятся делители частоты и как это все работает, как менять параметры)

MisterDi · 07.11.2010, 20:00

Триггер - это схема с двумя устойчивыми состояниями. Реализуется на базе логических элементов с обратными связями. Простейший вариант триггера - это так называемый RS-тригер, у которого два входа: R(eset) - сброс и S(et) - установка и два выхода прямой и инверсный. Т.к. схема имеет два входа, то её таблица истинности состоит из 4-х строчек. При этом одна из комбинаций входных сигналов для RS-триггера является запрещенной, т.к. состояние схемы не определено. Для того, чтобы хранить информацию в триггере нужно обеспечить формирование сигналов R и S в соответствии с таблицей истинности. Простейшим способом этого является подача на входы триггера противофазных сигналов. Для того, чтобы контроллировать время подачи входного сигнала, его пропускают через дополнительные логические элементы. При этом сигнал управления в одном логическом состоянии разрешает прохождение сигналов R и S на триггер, а в другом - запрещает. Такой триггер получил название D-триггер. У него также два входа D(ata) и C(lock). Но в отличие от RS-тиггера у него нет запрещенных состояний. Если в D-триггере сигнал с инверсного выхода подать на вход D, а на вход С подать импульсы с частотой F, то на выходах этой схемы мы получим входную частоту, поделенную на два. Последовательным соединением несколько таких каскадов мы получим простейший двоичный счетчик.
Довольно подробно структура и схемотехника ИМС счетчиков рассмотрена в книге Шило "Современные цифровые интегральные микросхемы". Только ни в коем разе не используйте её в качестве справочнника там очень много ошибок в цоколевке ИМС.
Для моделирования цифровых схем ИМХО лучше использовать не PSPICE из комплекта OrCAD-а, а QUARTUS или МАХ+ от Альтеры. К тому же альтеровские продукты содержат многие ИМС 74-серии в виде готовых блоков, которые можно моделировать.

LAutour · 08.11.2010, 07:26

И еще CD триггеры есть с управлением С по уровню (защелки) и по фронту. В первом случае сигнал на С разрешает свободную передачу с D входа триггера на выход, а запоминание происходит только при снятии сигнала с C (то есть в качестве делителя его использовать нельзя), а во втором запоминание происходит по фронту С (и его можно использовать как делитель)

krasnoyarsk · 08.11.2010, 20:58

Вот так что-то не нашел книгу: http://yandex.ru/
Пока подробно читал Полупроводниковую схемотехнику Титше и Шенка (относительно древнюю), Схемотехнику цифровых устройств Угрюмова. Ну в них подробно о моделировании ничего не нашел, а мне нужно именно смоделировать делитель частоты с произвольным коэффициентом деления.

krasnoyarsk · 08.11.2010, 21:09

Еще в тему вопрос. Представьте принципиальную схему RS триггера на элементах И-НЕ. Там только 3 входа (а в OrCad я вообще не нашел RS, хотя не очень то и искал, может быть, но JK триггеры там имеют 5 входов): три входа R, C и S ведут на два элемента И-НЕ ( получим НЕ С*S, НЕ C*R). Здесь уже не понятно, как C влияет только фронтом/ только спадом. Два сигнала идут к "бистабильной" ячейке: НЕ S и НЕ R. Триггер ведь сначала не работал, тогда по обратным связям должны прийти нули. Ну тут логика обрывается, то ли нули, то ли единицы... Но сигналы с выходов будут одинаковы, инвертирующего входа не будет.

krasnoyarsk · 08.11.2010, 21:12

Еще в тему: сдвигающий регистр. Последовательно включили, например, 3 триггера. Записали 1 в первый. Потом сигнал должен со скоростью света в среде дойти до остальных (вроде, его ничто не сдерживает). Вписываем второй бит. Но это же повлияет опять на все триггеры. А откуда перенос?

LAutour · 09.11.2010, 07:51

Советую вот эту книгу почитать (классика по схемотехнике):
П. Хоровиц, У. Хилл. “Искусство схемотехники”

p.s. прежде чем приступать к практике - лучше вначале разобраться в теории

krasnoyarsk · 09.11.2010, 18:25

Цитата:

прежде чем приступать к практике - лучше вначале разобраться в теории

я представляю себе это наоборот, ну да ладно. У меня нету времени читать по 10 книг, хотя я почитаю эту. Я и обращаюсь на форум, чтобы получить помощь по конкретному ТЗ, хотя, прочитав даже не все книги Мира, это и самому можно сделать.

MisterDi · 09.11.2010, 19:44

Сообщение от krasnoyarsk

Здесь уже не понятно, как C влияет только фронтом/ только спадом.

Триггер на двух логических элементах - самый простой, имеет множество недостатков. Поэтому сейчас интегральные триггеры делаются двухступенчатыми, соответственно и для них важен не столько уровень, сколько направление фронта тактового сигнала.

Сообщение от krasnoyarsk

Записали 1 в первый. Потом сигнал должен со скоростью света в среде дойти до остальных (вроде, его ничто не сдерживает).

Именно, что вроде. В реальных схемах элементы имеют конечное быстродействие и множество паразитных параметров. В идеальном регистре сигналы на всех входах меняются абсолютно синхронно, поэтому даже 0,00.......01 мкм проводника внесут задержку и соответственно изменение состояние пройдет только через один каскад.
Если хотите детально рассмотреть работу триггеров в различных включениях, воспользуйтесь МАХ+. Там и регистры, и счетчики, и дешифраторы/сумматоры/делители - все есть и все можно посмотреть как работает. Если Вам нужен перестраиваемый делитель частоты, просто возьмите синхронный счетчик и выход сигнала переноса подключите в соответствующей поляроности к входу параллельной загрузки. Установкой кода на входах параллельной загрузки Вы будете управлять частотой следования импульсов переноса.

Цитата:

Вот так что-то не нашел книгу

немного ошибся в названии. Но Гугель на слово шило выдает эту книжку: http://www.google.com.ua/search?hl=r...Ibkj+&gs_rfai=

krasnoyarsk · 14.11.2010, 15:35

Цитата:

даже 0,00.......01 мкм проводника внесут задержку

ха. Сигнал это напряжение. Короче, собрал схему счетчика ИЕ8 на триггерах D типа в OrCad, схемы сейчас не могу приложить. В справочнике написано, что это только делитель. Но там на вход D действует только единица. Что за фигня? В результате у меня произошел сначала скачок на выходе с нуля до 1, а потом сигнал не менялся=-(

Цитата:

возьмите синхронный счетчик

Попробую. Вообще в итоге должна быть схема на триггерах.