Время задержки двухвходового и многовходового логического элемента

[bordodynov]

... эквивалентные схемы, топология, емкость переходов, ... Гы!!!
Возьмите таблицы истинности для элементарных логических элементов (И/ИЛИ). Проанализируйте их.
Если Вы поймете, что в процессе переключения выхода участвует ВСЕГДА только ОДИН вход, то Вы поймете, что, при условии равноценности любого из входов, задержка переключения выхода не зависит ни от количества входов, ни даже от типа логики (ТТЛ/ЭСЛ/...).
Т.е., в рамках одного типа логики, распространение сигнала будет одинаково для всех N-входовых базовых логических элементов, опять же - при условии равноценности любого из входов.

А вот это как вы объясните?

[Yuri222]

это как вы объясните?

А разве Вы сами уже не объяснили?

Емкости эмиттеров являются форсирующими

[bordodynov]

А разве Вы сами уже не объяснили?

Да объяснял. Также я объяснял что паразитная ёмкость многоэмиттерного транзистора больше, чем двух-эмиттерного и тем более одно-эмиттерного. Поэтому задержки разные. Я видел микрофотографии микросхем и поверьте разработчики не занимались дурью и специально не ухудшали топологию микросхем. Разница в задержках существенно меньше, чем производственны разброс и разброс от количества подключенных к выходу нагрузочных элементов и паразитной ёмкости платы.