MATLAB + ПЛИС + АЦП

[MSMC]

Здравствуйте, Уважаемые.

Много слышал о том, что цифровые фильтры сейчас проектируются в MATLAB и практически сразу зашиваются в ПЛИС и, вуаля, всё работает.
Возник интерес к этой задаче. Есть платка на которой АЦП AD, ПЛИС Xilinx, USB-COM FT.

Вопрос как связать всё воедино.

Что сделано.
АЦП тактируется, отсчёты записываются в память АЦП (целые беззнаковые 14бит), данные по протоколу RS232 передаются в PC, отображаются на графике.
Хотелось бы перед отправкой в PC данные отфильтровать.
Вот здесь может помочь MATLAB, но есть вопросы:

1. MATLAB-фильтр просит на вход fixed-point или double и на выходе даёт тоже самое. Принципиально, можно ли фильтровать данные представленные целыми числами, взятыми с АЦП или нужно преобразовывать в один из типов MATLAB?
2. Есть ли у кого проект, в котором применяется фильтр, сгенерированный MATLAB-ом? Можно ли его посмотреть? Желательно verilog. Желательно для Xilinx.

Не курсач и не для поболтать. Есть желание модернизировать железо для обработки сигнала ЛДИС. Опыта в ПЛИС мало. Подсказать не кому.

[Gnider]

1) Надо преобразовывать.

2) У меня есть проекты но долго искать. Там все в несколько кликов. Делаеться визардом фильтр а потом генериться модуль с известными входными и выходами который внедряешь в плис проект.

[MSMC]

Спасибо за ответ.

Если всё же не затруднит, выложите проект или на e-mail.
Про генерацию verilog кода из matlab - с этим разобрались.
Про преобразование можно подробнее.
1. В xilinx это делается с помощью LogiCORE или как то ещё.
2. MATLAB на вход просит fixed-point
сколько оставлять на дробную часть ?
нужно ли данные масштабировать перед применением фильтра ?

[MSMC]

Да. Видимо ПЛИС и цифровая фильтрация
очень узкоспециализированная тема.

[Gnider]

Да. Видимо ПЛИС и цифровая фильтрация
очень узкоспециализированная тема.

Здесь народ обсуждает то что обычно уже снято с пр-ва.

Заходите через лет 5 сюда.

[coredumped]

Здесь иногда пару знающих людей пишут.

[TxRx]

Много слышал о том, что цифровые фильтры сейчас проектируются в MATLAB и практически сразу зашиваются в ПЛИС и, вуаля, всё работает.

Так и есть. Подойдет не только MATLAB, но любая программа, где можно коэффициенты фильтра рассчитать. Есть бесплатные софтины.

Есть платка на которой АЦП AD, ПЛИС Xilinx, USB-COM FT.

Если плата покупная, то можете глянуть на сайте Xilinx или производителя этой платы примеры. При такой начинке должны быть какие-то DSP-демки.

Вопрос как связать всё воедино.... Хотелось бы перед отправкой в PC данные отфильтровать.

В доке "Xilinx System Generator for DSP" были хорошие пошаговые примеры. Поищите его.

можно ли фильтровать данные представленные целыми числами

Можно.

В xilinx это делается с помощью LogiCORE или как то ещё.

Насколько я помню, есть три варианта реализации фильтра. Один вариант (использование IP-ядра) Вы указали. Еще можно взять сгенерированный Verilog/VHDL-файл модуля фильтра и подключить его к проекту, а можно сгенерировать только коэффициенты и подгружать их в проект самописного модуля фильтра.

[MSMC]

Спасибо за ответы.
Проект движется потихоньку.

MATLAB не только коэффициенты считает, а выдаёт готовый verilog модуль, но заставить его работать в конкретном проекте пока не удалось.
Поэтому и хочется найти примеры где это работает. Будем думать.

Плата хоть и покупная (SP devices + TI), но на вопрос её использования для своих целей производитель дал такой ответ. Плата предназначена только для демонстрации работы АЦП от TI с нашим IP ядром. Хотите использовать ядро для своего проекта с вас 5000$.

Буду рад любым работающим примерам и пояснениям.

[Gnider]

Спасибо за ответы.
Проект движется потихоньку.

MATLAB не только коэффициенты считает, а выдаёт готовый verilog модуль, но заставить его работать в конкретном проекте пока не удалось.
Поэтому и хочется найти примеры где это работает. Будем думать.

Плата хоть и покупная (SP devices + TI), но на вопрос её использования для своих целей производитель дал такой ответ. Плата предназначена только для демонстрации работы АЦП от TI с нашим IP ядром. Хотите использовать ядро для своего проекта с вас 5000$.

Буду рад любым работающим примерам и пояснениям.

А почему не работает сгененрированый verilog модуль?

[FPGA maniak]

А почему не работает сгененрированый verilog модуль?

Тоже интересно, т.к. проблем с такими модулями обычно нет.

О том, как рассчитать коэффициенты фильтра в matlab.
А здесь описано, как создать простейший фильтр с помощью мега-функций в Квартус.