Опознать плату управления на 80186 - Страница 3

mike-y-k · 19.12.2016, 22:10

Есть таки большая вероятность, что у имеющегося набора плат таки есть девичья фамилия.

А вот с иерархией тогда было не очень и она была одноранговой с многопортовый платой последовательных интерфейсов на центральном компьютере с SCADA, который другие нашли раньше.

А без четкой фотографии и чипов, и разводки, и с двух сторон - пока остаётся только в дно чашки внимательно вглядываться

ampy · 20.12.2016, 07:02

Сообщение от GarryZZ

Мне непонятен один момент. В 80C188ЕВ два штука последовательный интерфейс. А на основной плате четко просматривается закладка под два изолированных 485. Возможен вариант, что этот контроллер не являлся контроллером верхнего уровня и не обязан общаться с 3 пнем. Что за пара микросхем в углу, возле 9пин разъемов?неужели трансляторы 485-232?
И ваащще! Пока нет фото, можно увидеть хотя бы список наименований всех микросхем на платах? В текстовом виде.

Он являлся и общался, это точно!
Выкладываю фото. Пришлось целую фотостудию с фотосессией устроить. На этом фото всё же плохо видно срам - он называется HY628100A.
Верхний разъем RS232, нижний 485. 232 не основной интерфейс. Он развернут нестандартно, т.е. у него 3й пин на выход, хотя это мама. Вожусь с ним т.к. не знаю что на 485 слать.
Max1480 рассчитан на 1 шт RS485, а вот зачем там ADM232... Получается 3 фрагмента куда по вкусу можно впаивать MAX1480 (на нижнем он горизонтально, под наклейкой), 7400 и HIN202. Я подумаю, потыкаю.

GarryZZ · 20.12.2016, 11:11

Можно прозвонить, но похоже что в 40пин сокет может быть вставлен 8250В/82450.
1480 - изолированный 485, с встроенным источником питания 100ма, от него и питается ADM232L. Оптроны развязки подключаются к собственно драйверу 485 снаружи чипа, выходы с ОК. Так что вполне взять сигналы с этих выводов и через 7404 подать на 232. Тем самым на нижнем разъеме может быть и RS232 (RXD, TXD, GND) и 485 (DATA+, DATA-) одновременно.
Странно, вроде бы верхний и нижний(незапаянный) каналы запараллелены.

Слева от памяти - часы реального времени, сторожевой таймер и схема формирования сброса. Интересно, что задается синим дип-переключателем?

mike-y-k · 20.12.2016, 18:46

Ну с этими фотографиями уже можно что-то посмотреть

По поводу DIPSW - особенно с его двумя нераспаянными секциями

.
Все его сигналы идут в PLD. Вероятно обычные параметры типа размера памяти и прочая. Тут пока только гадать можно

Что там по поводу установки варианта SCADA и попытки настройки системы?
Или пока есть проблема с 485 на компьютере?

ampy · 21.12.2016, 14:08

В общем, правильно Вы всё пишете. С переключателей идут сигналы в ПЛМ "CPU", кроме 1, который отключает батарейку. Сигнал Data Enable переключает сигналы TX, RX между драйверами 485 и 232, причем они оба изолированы. RTS итп не смотрел. Верхний канал напрямую подключен. Все эти интерфейсные сигналы идут в/из 80188 - ноги 8, 41, 42, 47 через формирователь 74245. Почитаю завтра что за ноги. Адаптер 485 есть, почитать надо про эту скаду, а времени не особо...
Похоже что HIN202 что ADM232, что MAX23, что ST232 одно и то же.

GarryZZ · 21.12.2016, 20:49

Сообщение от ampy

Похоже что HIN202 что ADM232, что MAX23, что ST232 одно и то же

Конденсаторы разные в обвязке. 0.1u керамика и 1.0u . И ADM232 похоже воткнут в панельку случайно. Вместо 202.

mike-y-k · 22.12.2016, 01:11

Ну тут есть шанс в свободное от безделья время с 31 по … заняться и изучением ПО. В архивах у OpenSCADA есть много чего, да и есть с кем пообщаться в коллективе разработчиков. Кстати может там и с точной идентификацией и подробностями по железу найдутся концы.

Тут возникла несколько шальная идея - сделать трёхпортовый вариант соединения с платой из двух RS-232 и RS-485. Только предварительно осциллографом посмотреть наличие жизни на каждом при включении питания и при ее наличии скорость. А там уже посмотреть что терминал покажет…

По поводу потыкаю - лучше просто на бумагу перенести в виде схемы соединений (дистанционно прозванивать плату не совсем получается). А там по схеме и логика станет понятна.

Пока не разбирался в документации - надо несколько порезать, как всегда "оригинальное" изложение от intel, в приемлемое изложение в одной таблице всех сигналов. Собственно тут с рядом мультиплексированых ног будет интрига при разборках

.

GarryZZ · 22.12.2016, 06:34

А третий порт откуда взялся? физически его там нет. Есть место под внешний контроллер USART и под набор преобразователей уровня 232 и 485. Первый (условно) порт - неизолированный 232. второй - изоляция оптронами плюс изолированное питание в 1480, затем или транслятор в 485 внутри самого 1480 или транслятор в 232 на АДМ232. А вот запараллелены ли интерфейсы на втором порту - неясно. Может действительно сигнал Data Enable переключает, только неясно откуда он берется. Штатно в 1480 его вроде нет.

Если будет принято решение разбираться с низким уровнем - первое что должен будет сделать владелец - вызвонить и расписать чипселекты с процессора, в пределах адресного пространства они привязаны жестко, смещается весь блок. И посмотреть откуда берутся /CS и /WE на ОЗУ/ПЗУ/флэше.

Возле первой ноги 40 пин сокета есть перемычки, посмотреть на какой чипселект оно идет, может удастся понять что там должно стоять в сокете.

На ПЛМ-формирователь внешней шины заходят около 16 проводников. 8 бит данных обязательно, остального там немного. Разве что сделано отображение блока регистров или ОЗУ на платах расширения в адресное пространство памяти?
Еще - как японял, есть другие платы расширения - интерфейсная часть на всех сделана одинаково? т.е. стандартизована?

mike-y-k · 22.12.2016, 07:19

Шина там одна - 40 контактный IDC.
Данные могут быть и 8 бит и 16. А вот отображение шины адреса периферии и сигналов управления через PLD на пространство ввода-вывода там может быть самым экзотическим - нужн смотреть что там в ROM лежит и как оно для начала грузится. Собственно и объём там небольшой и дисассемблеры для x86 не особая проблема. Начальный адрес загрузки в ROM можно посмотреть принудительно подав reset и сделав нехитрую защелку состояния шины адреса ROM (подумалось тут а может он ещё и писать туда умеет?) по фронту 1 с или для всех линий с дополнительной задержкой на паре инверторов и защелкой на первом такте. По основной логике обычно там идёт отображение начала ROM в конец адресного пространства. Тут только надо будет по DS понять какой из вариантов XT или AT тут присутствует.
Для большой части ответов хорошо бы многоканальный логический анализатор.
По поводу ещё последовательных портов (кроме двух в самом процессоре) - так это таки обычная ISA и порт добавить могли и в PLD. Шина данных, тактируемый сдвиговый регистр и логика его запуска. Места там достаточно, ну и дуплексный будет посложнее. Собственно посмотреть пути от пустого места по ногам - что получится.
А количество перемычек говорит за прямую передачу Rx, Tx и CTS от процессора.

GarryZZ · 22.12.2016, 11:37

http://userpages.umbc.edu/~squire/intel_book.pdf
Это довольно таки внятная книга по применению интелловских процессоров, начиная с 8086 и до 4 пня. Достаточно подробно описано семейство 80186/80188, включая 80С188ЕВ. С времянками и примерами программ. И со схемами.

Сообщение от mike-y-k

Места там достаточно, ну и дуплексный будет посложнее.

И FIFO хотя бы по 8 байт на прием и передачу, как раз все 128 триггеров и улетят. На чем тогда сдвиговый регистр делать? на второй PLD? Не смешите. Или не называйте

Сообщение от mike-y-k

что получится.

последовательным портом.
Заберу, пожалуй, свои слова обратно. В 188 нет аппаратного DMA и врядли разработчики выбрали EB, после чего снаружи лепили ему замену.