Altium Designer и VHDL (или Verilog)
Доброго времени суток
Я пытаюсь в Altium Designer промоделировать на VHDL или Verilog логические элементы. Подключил внешний симулятор ModelSim, а он ругается, что не видит библиотеку Generic. Ну в общем все на прикрепленных к моему сообщению скриншотах. Что делать ?
|