Icarus Verilog и JEDEC

[Alikberov]

Нe подскажите ли, как относительно легко из мира LogiSim/OrCAD не так проблемно войти в Proteus и ПЛИС?

Имеется набросок схемы из такого набора:

• ×2 74AS194
• ×1 74HC4078 (???)
• ×1 74HCT02
• ×1 74HCT08
• ×1 74HCT11
• ×1 74HCT21
• ×1 74HCT27
• ×1 74HCT32
• ×1 74HCT86
• ×1 74HCT4002
• ×1 74LS04
• ×1 74S133
• ×1 74S260
• ×1 7485
• ×1 74157
• ×2 74198

Не получилось использовать элементы одной серии и схема оказалась больше, чем в исходном варианте (прорабатывалась и отлаживалась в LogiSim, переведена в Verilog).
Тем самым, схему лучше выполнить в ПЛИС/ПЛМ…

Схема имеет 12 входов и 24 выхода.
Proteus имеет нереальную MATRIX_16_64 с очень большим числом выводов и реальную AM22V10 с малым. И всё требует JEDEC-файл.

Каким образом мой Icarus Verilog модуль сконвертировать в JEDEC?
И можно ли его разбить на несколько частей автоматически для умещения в AM22V10?

Спасибо!

[ForcePoint]

Боюсь, что схема содержащая 85-й компаратор и 194-й регистр не влезет в 22V10 априрори. Не говоря о том, что AM22V10 сняты с производства. Ныне - только Atmel остался, ЕМНИП.
Хороший тон в конверсии проекта с 74-й логики на PLD или FPGA - переводить логику работы, а не корпуса ИМС.

[Alikberov]

Боюсь, что схема содержащая 85-й компаратор и 194-й регистр не влезет в 22V10 априрори.

Этo я и подозревал…
Потому и спросил, нельзя ли разбить схему так, чтобы в нескольких PLD разместить автоматом? Или придётся вручную по примитивам всё распихивать?
Хотя, в принципе, регистры и компаратор можно дискретно оставить…

Не говоря о том, что AM22V10 сняты с производства. Ныне - только Atmel остался, ЕМНИП.

Не в курсе, так как Proteus установил на днях…
А там выбор не так велик…

Хороший тон в конверсии проекта с 74-й логики на PLD или FPGA - переводить логику работы, а не корпуса ИМС.

Понимаю, так как меня критикуют везде за это…
В привычке - ассемблером, Си или в JavaScript задачу решать. А в Verilog - со скрипом ползу, так как в LogiSim очень легко схему отлаживать на лету. Хотя он и не для задач посерьёзнее.
Verilog-модуль (конверсия со схемы ручная) у меня имеется.
Но хотелось бы в Proteus его испытать и сравнить с LogiSim - вдруг совсем не то…
То есть, не изучать testbench-график, а реально - тумблеры переключать в реальном времени и следить шаг за шагом…

Спасибо!

[Yuri222]

нельзя ли разбить схему так, чтобы в нескольких PLD разместить автоматом?

Что-то про такое не слышал.
На какой частоте должно работать устройство? - задержки в блоках ввода-вывода могут быть несопоставимы с задержками внутри кристалла.

Возьмите какую-нибудь микросхему из современных с достаточной емкостью. Можете применить PLD либо FPGA со встроенной конфигурационной памятью.

тумблеры переключать в реальном времени

С частотой хотя бы килогерц получается?

[Alikberov]

Что-то про такое не слышал.

Страннo, я думал - это обычная практика…

задержки в блоках ввода-вывода могут быть несопоставимы с задержками внутри кристалла.

Если ПЛИС больше сотен МГц могут держать, то до нескольких десятков упадёт тогда?

Возьмите какую-нибудь микросхему из современных с достаточной емкостью. Можете применить PLD либо FPGA со встроенной конфигурационной памятью.

Я пока ничего взять не могу, кроме как из стандартного Proteus-набора.
В идеале - хорошо бы и DE-10 в перспективе приобрести. Но сомневаюсь, что осилю, так как с Verilog проблемы (оказывается) имею концептуальные…
Хотелось бы сами Verilog-модули как-то в Proteus портировать и проверить кнопочками/тумблерами…

На какой частоте должно работать устройство?

На какой уж получится…

С частотой хотя бы килогерц получается?

Обсуждаемый набросок ≈10% всей схемы. Так как остальная схема довольно зависима от устройства данного узла и я не могу продолжать дальнейшую разработку без этого узла.

Сеть советует Quartus иметь для конвертации Verilog-модуля в JEDEC-прошивку - неужели всё так сложно? Меньшими ресурсами конвертировать нельзя ли?

Спасибо!

[Yuri222]

Если ПЛИС больше сотен МГц могут держать, то до нескольких десятков упадёт тогда?

Ну, в зависимости от сложности проекта.
Если разбить проект на несколько микросхем - кроме задержек на ввод-вывод добавляется разводка платы - тоже лишний кусок сложностей, особенно если учесть

Обсуждаемый набросок ≈10% всей схемы

.
Т.е. ИМХО гораздо лучше взять одну емкую микру, чем париться со жменькой более мелких.
Даже если устраивают относительно небольшие частоты работы - не нужно париться с описанием временных ограничений проекта, для одной микросхемы синтезатор сразу покажет частоту функционирования проекта (даже если нет файла временных ограничений).

[ForcePoint]

войти в Proteus и ПЛИС?

На мой взгляд - странная связка. При чём тут протеус, если есть Quartus и Vivado? А может-быть - даже и сам Icarus умеет делать place & route для популярных ПЛИС'ок?

Потому и спросил, нельзя ли разбить схему так, чтобы в нескольких PLD разместить автоматом?

А смысл? Взять чуть более крупную современную схему (например, MAX V или MAX X от Altera/Intel) и не морочиться. Наличие у 22V10 корпуса DIP в нынешнее время - сомнительное преимущество, а TQFP вполне можно и вручную распаять.

[Alikberov]

Ну, в зависимости от сложности проекта.
Если разбить проект на несколько микросхем - кроме задержек на ввод-вывод добавляется разводка платы - тоже лишний кусок сложностей, особенно если учесть
.
Т.е. ИМХО гораздо лучше взять одну емкую микру, чем париться со жменькой более мелких.

Дa, это уже проясняется. (К сожалению…)

На мой взгляд - странная связка. При чём тут протеус, если есть Quartus и Vivado?

Чтo и свидетельствует о том, что я плохо ориентируюсь… Ничего странного… Просто подумалось, что симулятору под силу и это…

Тем более, есть и видео…

Нажмите, чтобы открыть спойлер

Видео:

---

Последний раз редактировалось Alikberov; 10.01.2020 в 15:01.