EAGLE Help

DRC


Funktion
Design Rule Check (Platine prüfen)

Syntax
DRC
DRC * * ;

Siehe auch Design Rules, CLASS, SET, ERC, ERRORS

Der DRC-Befehl prüft das Layout gegenüber einem gültigen Satz von Design Rules.

Es werden nur die aktiven Signallayer geprüft. Darum ist es notwendig alle benutzten Layer für den DRC zu aktivieren, spätestens bei der letzten Überprüfung vor der Platinenfertigung.

Die gefundenen Fehler werden als Fehlerpolygone in den zugehörigen Layern dargestellt und können mit dem ERRORS-Befehl bearbeitet werden.

Geben Sie den DRC-Befehl ohne weitere Parameter an, öffnet sich der Design-Rules-Dialog. Von hier aus kann man die Design Rules einstellen und die Prüfung starten.

Wird der DRC-Befehl mit zwei Koordinatenpaaren angegeben (oder im DRC-Dialog der Button Select angeklickt), prüft der DRC nur innerhalb des angegebenen Rechtecks. Es werden nur die Fehler angezeigt, die innerhalb des Rechteck liegen.

Um alle Fehlerpolygone zu löschen verwenden Sie


ERRORS CLEAR

SET-Befehle, die den DRC beeinflussen

Der SET-Befehl kann dazu verwendet werden, um das Verhalten des DRC-Befehls zu verändern:


SET DRC_FILL fill_name;
Legt das für die DRC-Fehlerpolygone verwendete Füllmuster fest. Default: LtSlash.
Index Copyright © 2002 CadSoft Computer GmbH