Static Timing Analysis

Project : I2Cguard
Build Time : 04/05/17 13:19:56
Device : CY8C4245AXI-483
Temperature : -40C - 85C
VDDA : 5.00
VDDD : 5.00
Voltage : 5
Expand All | Collapse All | Show All Paths | Hide All Paths
+ Timing Violation Section
No Timing Violations
+ Clock Summary Section
Clock Domain Nominal Frequency Required Frequency Maximum Frequency Violation
CyHFCLK CyHFCLK 24.000 MHz 24.000 MHz N/A
I2CS_SCBCLK CyHFCLK 1.600 MHz 1.600 MHz N/A
I2CM_SCBCLK CyHFCLK 1.600 MHz 1.600 MHz N/A
CyILO CyILO 32.000 kHz 32.000 kHz N/A
CyIMO CyIMO 24.000 MHz 24.000 MHz N/A
CyLFCLK CyLFCLK 32.000 kHz 32.000 kHz N/A
CyRouted1 CyRouted1 24.000 MHz 24.000 MHz N/A
CySYSCLK CySYSCLK 24.000 MHz 24.000 MHz N/A
I2CM_SCBCLK(FFB) I2CM_SCBCLK(FFB) 1.600 MHz 1.600 MHz N/A
I2CS_SCBCLK(FFB) I2CS_SCBCLK(FFB) 1.600 MHz 1.600 MHz N/A