Получение схемы сумматора по коду программы AHDL в MAX+PLUS II

[Mishel 825]

Добрый день!

Простой вопрос, - как после записи в текстовый редактор - Text Editor среды разработки
MAX+PLUS II кода программы реализующей, например, одноразрядный сумматор на языке AHDL :

subdesign mmm
(a,b,c :input;
s0,s1 utput;
)
begin
s0=!a&!b&c#!a&b&!c#a&!b&!c#a&b&c;
s1=a&b#b&c#a&c;
end;

получить вентильную (комбинационную) схему этого сумматора? Какие действия необходимо провести в MAX+PLUS II для получения схемы сумматора?

[niXto]

Сгенерировать нетлист

[Mishel 825]

Спасибо, начинает помогать!

1. В MAX+PLUS II создал проект, присвоил name.
2. Открыл Text Editor, пустой текстовый файл связал с проектом под тем же name.
3. В текстовый файл вписал программу на AHDL :
subdesign mmm
(a,b,c :input;
s0,s1 utput;
)
begin
s0=!a&!b&c#!a&b&!c#a&!b&!c#a&b&c;
s1=a&b#b&c#a&c;
end;

4. Сохранил и проверим описание, File-›Project-›Save & Check, ошибок нет.
5. Скомпилировал проект File-›Project-›Save & Compile, ошибок нет.

На панели компилятора есть кнопка «Compiler Netlist Extractor», нажав на которую появляется сообщение –

Info: Selecting a device from “MAX7000” family for AUTO device “mmm”
Info: Chip “mmm” successfully fit into AUTO device “EPM7032LC44-6”,

перевод - При выборе устройста из “MAX7000” … успешно вписывается в AUTO устройство “E…”.

Это сообщение очевидно говорит о том, что для заданных логических функций, описывающих одноразрядный сумматор, найдена стандартная микросхема.

Вопрос, - как после успешной компиляции сгенерировать netlist и получить схему одноразрядного сумматора?

[MisterDi]

В квартусе Tools - Netlistviewer - RTL Viewer ищите то же в Максе

[omercury]

Не будет там схемы.
Будет несколько текстовых файлов и файл прошивки.
Схему ищите в справочнике.

[Viktor2004]

Info: Selecting a device from “MAX7000” family for AUTO device “mmm”
Info: Chip “mmm” successfully fit into AUTO device “EPM7032LC44-6”,

Вы не выбрали тип микросхемы для которой заказали сгенерировать нетлист, вот и получили сообщение что нетлист сгенерирован, а микросхема выбрана автоматически, минимальная из серии MAX7000 в которую Ваша программа влезет
Это микросхема “EPM7032LC44-6”. Если Вас она не устраивает, задайте другой тип и сгенерируйте заново нетлист для нее. В максплюсдва есть опция выбора девайса.

[MisterDi]

Не будет там схемы.

Своими глазами видел схему, сгенеренную из текста.Было это лет 7 назад. Макс у меня не установлен, но точно знаю, что он может показать результат генерации.

[Mishel 825]

Viktor2004, я согласен, что есть ручная подборка микросхем при автоматизированном проектировании и практика реализует опцию выбора девайса. Интересует небольшое представление о том, что если проект задать логическими функциями, то автоматизированное проектирование кроме анализа, верификации и др. должно давать по ходу схему уствойства.

В MAX+PLUS II прошивка находится в файле проекта с расширением .rpt, в других файлах схемы нет.

omercury, а если AHDL заменить на VHDL или Verilog HDL в MAX+PLUS II, то файлов из схемами тоже не будет?
Выходит что MAX+PLUS II, по логическим функциям, в автоматизированном порядке схем не даёт. Остаётся Quartus II. Или другие программы с такой автоматизацией схем. Например: см. вложение.

Очевидно на C++, возможно и другие среды решают аналогично.

[Viktor2004]

А какую схему Вы хотите получить? На элементах И-НЕ ?
Любой программный блок в ADSL можно сделать как один символ с вводами и выводами, и по своей сути это тоже схема.
Не для того макс предназначен что бы схемы генерировать. Его задача распознать то что вы хотите, скомпилировать и залить в камень. Вот рассматривая нетлист можно видеть какие связи между блоками он делает, но это малоинформативно. Все равно что смотреть на двоичный код любой программы.

[omercury]

Своими глазами видел схему, сгенеренную из текста.Было это лет 7 назад. Макс у меня не установлен, но точно знаю, что он может показать результат генерации.

omercury, а если AHDL заменить на VHDL или Verilog HDL в MAX+PLUS II, то файлов из схемами тоже не будет?

Пацаны, хочу увидеть схему, ну скажем, на этот проект.
MAX+Plus II + Verilog