Цифровой осциллограф, TDA8703

[tauP10]

Рад за Ваш успех.
я то думал что уж проц точно быстро не успеет зачитать , а он оказывается возможно после
_CPLD_CLK = 1;
чисто аппаратно имеет задержку выхода бита и она совмещается (предположение , не знаю как там в ПИКах) с моментм защелки во входном регистре по команде
dbr = PORTB;

Но непонятно вот что - у вас же по срезу а не по фронту идут тактирование АЦП. Как так получается что раздвижка фронта от момента чтения помогла?

Не вылезут ли проблемы гвоздей при чтении от CPLD и записи в РАМ на высокой частоте тактирования?
Законы Мерфи .... так их и растак.

[MisterDi]

Картинка конечно хорошая, но теряется смысл использования скоростного АЦП . Мои слова про тактирование таки подтвердились

[SYSSI]

Эта (последняя) картинка соответствует частоте 50 кГц при МАКСИМАЛЬНОЙ частоте семплирования = 40МГц.
Т.е. я уже "повставлял" все микросхемы и всё пошло на ура! При более низких частотах семплирования картинка ещё лучше и красивше... Я доволен!!!
MisterDi сказал, что теряется смысл скоростного АЦП. Не совсем понял вас, что вы имеете в виду? Ведь на максимальной скорости в 40 Msps как раз-таки и работает всё прекрасно.
Насчёт того, что клоки АЦП идут по срезу - это нормально. Дело в том, что косяк был именно в СЧИТЫВАНИИ (уже записанной информации с АЦП в РАМ) из РАМ...Т.е. ПИК считывал фигню из памяти, а АЦП заполнял РАМ оказываеццо ПРАВИЛЬНО!!!!

[MisterDi]

Приймите мои поздравления. Я немного не понял, мне показалось, что и запись и тактирование АЦП делаются исключительно программно в режиме захвата. Ошибки при чтении из аппаратно записанной RAM были и у меня, как раз из-за просчетов в алгоритме обмена.

[vsky]

Рад за автора топика.

SYSSI, можно ли будет увидеть Ваш прект (с исходниками) в едином архиве?

Заранее благодарен.

[dosikus]

Рад за автора топика.

SYSSI, можно ли будет увидеть Ваш прект (с исходниками) в едином архиве?

Заранее благодарен.

Да уж...
Весьма интересно.

[SYSSI]

На счёт увидеть проект - обязательно. Когда окончательно закончу и настрою, в обязательном порядке выложу.
Поскольку софт для ПК я взял готовый у некого автора под ником DWL или DWM (извините, не помню точно), который предлагал вниманию форумчан осциллограф на ATmega8515, то, соответственно, софт придётся несколько модернизировать (надеюсь автор будет не против). Ну а на данный момент прибор, в принципе, почти готов, поскольку был проверен и более-менее "вылизан" на макетках. Я "подстроился" под готовую и по-моему очень классно написанную программу по Виндофффс, но некоторые режимы моего осцила пока ещё не управляются программой, например: переключение AC/DC на входе, не соответствуют значения семплирования, которые выбираются в софте, "движок" смещения Y-pos включается вместе с триггером, поскольку не был предусмотрен для этих целей и др. мелочи, а так, в принципе программой и осциллом можно пользоваться.

[tauP10]

"движок" смещения Y-pos включается вместе с триггером, поскольку не был предусмотрен для этих целей и др. мелочи,

Так во взрослых цифровых осциллографах тоже смещение по Y смещает на столько же и уровень страбатывания синхронизации этого канала. Эо же удобно. Или я не так понял...

[MisterDi]

Так во взрослых цифровых осциллографах тоже смещение по Y смещает на столько же и уровень страбатывания синхронизации этого канала. Эо же удобно. Или я не так понял...

Если уровень синхронизации задается на входе АЦП, то на мой взгляд смещение по У лучше делать отдельно, т.к. в этом случае появляется взможность точнее устанавливать порог срабатывания за счет компенсации постоянной составляющей и увеличения коэффициента усиления.

[SYSSI]

Нет, Вы не так поняли.
Y смещается отдельно от уровня захвата/синхронизации.
Просто в программе этот (второй) движок был предусмотрен для введения задержки захвата, а я его приспособил для смещения Y. Вот они, эти движки, в программе вместе-то и активируются.