Микроконтроллеры, АЦП, память и т.д Темы касающиеся микроконтроллеров разных производителей, памяти, АЦП/ЦАП, периферийных модулей... |
22.09.2014, 03:31
|
#11
|
Частый гость
Регистрация: 20.09.2014
Сообщений: 24
Сказал спасибо: 0
Сказали Спасибо 0 раз(а) в 0 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Viktor2004, да конечно технология автоматизированного проектирования имеет ответственность и пределы своих возможностей, в связи с чем оптимизируется перечень задач. Можно, например, сумматор представить одним обозначением, для больших схем так оно и есть. Я себе представляю сейчас получать схемы в логических элементах, не грубее, может в базисах.
|
|
|
|
22.09.2014, 10:18
|
#12
|
Вид на жительство
Регистрация: 13.08.2007
Адрес: Kiev, UA
Сообщений: 431
Сказал спасибо: 423
Сказали Спасибо 214 раз(а) в 94 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Сообщение от MisterDi
|
Своими глазами видел схему, сгенеренную из текста.Было это лет 7 назад. Макс у меня не установлен, но точно знаю, что он может показать результат генерации.
|
Наверное, не в Максе... скорее в Квартусе и что там сейчас под Ксайлинкс.
Желание ползать на пузе по "простыням" со схемами о 4 столах ушло уще 20+ лет назад. Вскоре ушла в небытие и эта "тирания колличеств" . *HDL, который порой исходно пишется с ориентацией на структуры CLB targer-платформы, не всегда обозримо представим набором "стандартной" логики. Тут небольшой пример проблематики перехода от одного описания к другому http://marsohod.org/index.php/ourblo...251-sch-or-txt
Больше их можно найти в журнале XCell, естественно, применительно к Xilinx. http://www.xilinx.com/about/xcell-pu...st-issues.html
|
|
|
|
22.09.2014, 10:47
|
#13
|
Частый гость
Регистрация: 20.09.2014
Сообщений: 24
Сказал спасибо: 0
Сказали Спасибо 0 раз(а) в 0 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Viktor2004, Уточнение ещё. Если проект задаётся логическими функциями, то автоматизированное проектирование в части построение схемы устройства должно предусматривать уровни агрегации, т. е. :
1. Уровень без агрегации – схема только на логических елементах;
2. Уровень суммы по модулю 2 – схема включает символ суммы по модулю 2 и логические елементы;
3. Уровень одноразрядного сумматора (если суммируем) - схема включает символ однозазрядного сумматора и логические елементы;
4. и т. д.
В настройках желательно иметь возможность выставить агрегацию и вид схемы перед построением схемы устройства.
Очевидно программный блок в ADSL реализует такую возможность, однако, насколько автоматизированный процесс.
MAX+PLUS II скорее таким сервисом не обладает.
|
|
|
|
23.09.2014, 01:36
|
#14
|
Прописка
Регистрация: 27.06.2005
Адрес: Ленинград
Сообщений: 137
Сказал спасибо: 32
Сказали Спасибо 10 раз(а) в 5 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Не обладает.
|
|
|
|
23.09.2014, 18:14
|
#15
|
Частый гость
Регистрация: 20.09.2014
Сообщений: 24
Сказал спасибо: 0
Сказали Спасибо 0 раз(а) в 0 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Найдена схема!
После компиляции проекта необходимо перейти в редактор базового плана кристалла (MAX+PLUS II -› Floorplan Editor). Первое изображение (Device View) показывает все контакты устройства и их функции. На изображении, кроме контактов выбранной микросхемы, есть три входа - два для ввода чисел, один для переноса разряда, и два выхода – один для суммы, другой для переноса разряда. Такие же три входа и два выхода имеет схема одноразрядного сумматора. Изображение представляет схему.
Если проектируется ПЛИС то наглядность в виде схемы особого значения не имеет. Логика проверяется таблицей истинности. На этапе тестирования MAX+PLUS II не использует проверку логики таблицей истинности, заточен под методы САПР.
|
|
|
|
23.09.2014, 23:20
|
#16
|
Почётный гражданин KAZUS.RU
Регистрация: 13.02.2008
Адрес: Днепр. Украина
Сообщений: 3,294
Сказал спасибо: 442
Сказали Спасибо 1,048 раз(а) в 706 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Цитата:
|
Пацаны, хочу увидеть схему, ну скажем, на этот проект.
|
Схемка получилась не мелкая, во вложении скриншот фрагмента
__________________
misterdi<@>i.ua
|
|
|
|
23.09.2014, 23:55
|
#17
|
Почётный гражданин KAZUS.RU
Регистрация: 25.05.2010
Адрес: г. Королёв
Сообщений: 8,497
Сказал спасибо: 30
Сказали Спасибо 3,072 раз(а) в 2,013 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Сообщение от MisterDi
|
Схемка получилась не мелкая, во вложении скриншот фрагмента
|
Афигеть!
Интересно, триггера со счётчиками дальше разворачивает?
(логику assign-ов развернуть не проблема)
А вообще это шутка была. Макрофункциями мало кто пишет, посему и пользы от схемы...
|
|
|
|
24.09.2014, 00:00
|
#18
|
Частый гость
Регистрация: 20.09.2014
Сообщений: 24
Сказал спасибо: 0
Сказали Спасибо 0 раз(а) в 0 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Сообщение от MisterDi
|
Схемка получилась не мелкая, во вложении скриншот фрагмента
|
Надо полагать, что схема создана в MAX+PLUS II.
И каким способом – в графическом редакторе или программа генерирует схему по исходным функциям?
|
|
|
|
24.09.2014, 00:56
|
#19
|
Почётный гражданин KAZUS.RU
Регистрация: 20.06.2006
Адрес: Украина, Запорожье
Сообщений: 7,984
Сказал спасибо: 0
Сказали Спасибо 4,943 раз(а) в 2,371 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Сообщение от Mishel 825
|
схема создана в MAX+PLUS II
|
сколько помню, там такой педерастической раскраски модулей/элементов не было - все чинно, благородно, ч/б схемы
|
|
|
|
26.09.2014, 00:19
|
#20
|
Почётный гражданин KAZUS.RU
Регистрация: 13.02.2008
Адрес: Днепр. Украина
Сообщений: 3,294
Сказал спасибо: 442
Сказали Спасибо 1,048 раз(а) в 706 сообщении(ях)
|
Re: Получение схемы сумматора по коду программы AHDL в MAX+PLUS II
Цитата:
|
Интересно, триггера со счётчиками дальше разворачивает?
|
Да, можно развернуть до уровня триггеров модуля. Этого нельзя сделать только с зашифрованными файлами процессора. Впрочем там если найти соответствующую лицензию - тоже можно. При отладке анализатора в осцилле, пришлось недавно смотреть, что там насинтезировалось и править ошибки в исходнике.
__________________
misterdi<@>i.ua
|
|
|
|
Ваши права в разделе
|
Вы не можете создавать новые темы
Вы не можете отвечать в темах
Вы не можете прикреплять вложения
Вы не можете редактировать свои сообщения
HTML код Выкл.
|
|
|
Часовой пояс GMT +4, время: 05:26.
|
|