30.04.2023, 14:58
|
|
Временная регистрация
Регистрация: 02.09.2006
Сообщений: 86
Сказал спасибо: 1
Сказали Спасибо 0 раз(а) в 0 сообщении(ях)
|
вопрос по verilog
Написал модуль для передачи в uart, на входе байт, на выходе сигнал tx. не могу понять, как передавать большой массив байтов в uart, может у кого есть пример или ссылка? спасибо за ответ!
|
|
|
|
30.04.2023, 18:28
|
|
Почётный гражданин KAZUS.RU
Регистрация: 20.03.2007
Адрес: "Братское кольцо враждебности", т.е. ближайшее заМКАДье.
Сообщений: 6,915
Сказал спасибо: 2,980
Сказали Спасибо 3,159 раз(а) в 2,144 сообщении(ях)
|
Re: вопрос по verilog
Счётчик адреса памяти, тактируемый сигналом "байт передан" от модуля UART. И немного другой логики, "память пуста"?
Посмотрите реализацию FIFO, практически один-в-один должно быть.
__________________
Экзорцист 40-го уровня.
|
|
|
Сказали "Спасибо" ForcePoint
|
|
|
01.05.2023, 12:24
|
|
Почётный гражданин KAZUS.RU
Регистрация: 24.03.2007
Сообщений: 1,352
Сказал спасибо: 85
Сказали Спасибо 611 раз(а) в 370 сообщении(ях)
|
Re: вопрос по verilog
Конечный автомат применить. Следит за состоянием UART, по окончании передачи извлекает байт откуда надо (FIFO, SRAM и т.п.) и записывает в UART.
|
|
|
Эти 2 пользователя(ей) сказали Спасибо pambaru за это сообщение:
|
|
|
01.05.2023, 15:32
|
|
Почётный гражданин KAZUS.RU
Регистрация: 20.06.2006
Адрес: Украина, Запорожье
Сообщений: 7,981
Сказал спасибо: 0
Сказали Спасибо 4,941 раз(а) в 2,370 сообщении(ях)
|
Re: вопрос по verilog
Сообщение от lexa1000
|
не могу понять, как передавать большой массив байтов в uart, может у кого есть пример или ссылка?
|
и что, листика бумаги и ручки нет, чтоб нарисовать алгоритм или временные характеристики? FIFO, SRAM и т.п. управляются декрементным счетчиком и логикой, которые должны во время стоп-бита провести всю операцию сравнения-выталкивания байта-остановки uart.
повторю для ленивых и страдающих иногда отупением - волшебный сайт opencores решит часть проблем... чтение ДШ и теоретической литературы приветствуется
|
|
|
|
01.05.2023, 17:03
|
|
Временная регистрация
Регистрация: 02.09.2006
Сообщений: 86
Сказал спасибо: 1
Сказали Спасибо 0 раз(а) в 0 сообщении(ях)
|
Re: вопрос по verilog
Сообщение от pambaru
|
Конечный автомат применить. Следит за состоянием UART, по окончании передачи извлекает байт откуда надо (FIFO, SRAM и т.п.) и записывает в UART.
|
фифо - это пожалуй, то что надо. есть много реализаций. спасибо!
|
|
|
|
Ваши права в разделе
|
Вы не можете создавать новые темы
Вы не можете отвечать в темах
Вы не можете прикреплять вложения
Вы не можете редактировать свои сообщения
HTML код Выкл.
|
|
|
Часовой пояс GMT +4, время: 12:26.
|
|