"Народный" радиолюбительский генератор сигналов - Страница 10

MisterDi · 01.09.2011, 23:27

Цитата:

Предполагаю, что найдется мало заинтересованных специалистов (в этом топике), которые смогут полностью это реализовать вместе с МК. Мне не удалось загнать программу в MicroBlaze, а PicoBlaze не хватило

У меня есть опыт работы с альтеровскими процессорами NIOS-2 в составе циклона-3 и даже есть коммерческий проект 3-х канального 8-битового генератора синуса и меандра на 1-м циклоне под управлением внешнего МК наработки по которому ИМХО можно будет использовать.

Цитата:

если все делать на FPGA (и т.д.), то я мало чем смогу помочь в проекте

у координатора проекта достаточно и других задач

avp94 · 01.09.2011, 23:47

Сообщение от MisterDi

У меня есть опыт работы с альтеровскими процессорами NIOS-2 в составе циклона-3 и даже есть коммерческий проект 3-х канального 8-битового генератора синуса и меандра на 1-м циклоне под управлением внешнего МК наработки по которому ИМХО можно будет использовать.

Это в корне меняет дело, при условии что Вы активно подключаетесь на соответствующем этапе и если это ядро (NIOS-2) сможет "осилить" верхний частотный диапазон. С внешним МК, имхо, должно получиться.

MisterDi · 02.09.2011, 08:59

Цитата:

если это ядро (NIOS-2) сможет "осилить" верхний частотный диапазон.

Что Вы имеете ввиду под "верхним частотным диапазоном"?
Синтез частоты выполняет самостоятельный накапливающий сумматор, а процессорное ядро занимается только загрузкой регистров и общим управлением. Тактовая частота системы порядка 100МГц, производительности даже самого младшего ядра в 30-40Mips ИМХО хватит с большим запасом.

avp94 · 02.09.2011, 10:19

Сообщение от MisterDi

Что Вы имеете ввиду под "верхним частотным диапазоном"?

Имелось ввиду решение в "лоб" для частоты 10МГц выборки из памяти и отсылки данных (например для формирования синуса) в АЦП с формированием строба для последнего силами NIOS-2. Стартом для начала микро цикла выборки/пересылки предполагался сигнал с синтезатора частоты.
Но можно и не в лоб

, варианты есть. Тем не менее для реализации выдачи "данных" и строба для АЦП на частоте 100МГц (10 точек на период для 10МГц) нужна тактовая частота не ниже 100МГц при условии наличия на борту стабильной PLL.

MisterDi · 02.09.2011, 10:29

100МГц тактовой можно получить и от готового генератора без использования ФАПЧ. Степень стабильности PLL в Альтере я не знаю, но думаю, что можно будет провести сравнение работы устройства с использованием внешнего генератора на разные частоты и по результатам определить возможность применения PLL.
Таблица синуса хранится в автономном блоке памяти и со стороны процессора доступ к ней не нужен. Собственно синтезатор займет около 300-400 ячеек из 5 или10 тысяч, процессор - до 2000-2500, так что вполне можно поместиться в самый младший кристалл. ЕР3С5 и ЕР3С10 очень хорошо работают на 100МГц, так что проблем со скоростью вывода данных быть не должно.

Nikopol · 02.09.2011, 18:27

Я так понимаю, если добавлять еще один канал, то мы тоже сильно не займем память в FPGA. На сколько я разобралься в принципах синтеза частот, то для реализации DSS, мы будем использовать два регистра фазы и частоты, выборки будут из одной таблицы, даже можно, наверно ЦАПы поцепить на одну шину, только стробы развести, но тогда частота семплирования обвалиться в половину или жертвовать выводами и делать раздельно.
Да, еще обновил функциональную схему и выложил в первый пост.

qwerky · 02.09.2011, 18:30

Сообщение от Nikopol

выборки будут из одной таблицы

лучше из двух - тогда будет возможность сделать модуляцию одного канала другим с независимой установкой параметров

Nikopol · 02.09.2011, 18:36

Да, наверно Вы правы, тут возникнет такя же проблема, как и со стробом при одновременном доступе к таблице

avp94 · 04.09.2011, 16:36

Сообщение от MisterDi

Таблица синуса хранится в автономном блоке памяти и со стороны процессора доступ к ней не нужен.

Может и не нужен, если хранится и реализуется в устройстве по этому методу только синус. В общем случае там хранится "нарезанный" период воспроизводимой функции. Вопрос: а на сколько ломтиков надо нарезать период (например) для синуса, если предположить, что он будет формироваться 12-ти разрядным ЦАП и коэф. гармоник не долее 0.1%?
Но есть и другие режимы: например формирование прямоугольника с регулируемой скважностью. Если реализовывать этот режим таким же методом, то сколько еще понадобится таких автономных областей памяти или по другому говоря преобразователей кодов фаза-амплитуда (PAC)?
Если обеспечить возможность записи в PAC, то нужен только один (на каждый канал

).

MisterDi · 04.09.2011, 17:02

Цитата:

на сколько ломтиков надо нарезать период (например) для синуса, если предположить, что он будет формироваться 12-ти разрядным ЦАП и коэф. гармоник не долее 0.1%?

12-разрядный ЦАП при правильных входных кодах дает гармоники на уровне 0,002% Размер таблицы преобразования берется исходя из имеющегося объема памяти. ИМХО 12 бит для фазы будет достаточно.

Цитата:

Но есть и другие режимы: например формирование прямоугольника с регулируемой скважностью. Если реализовывать этот режим таким же методом, то сколько еще понадобится таких автономных областей памяти или по другому говоря преобразователей кодов фаза-амплитуда (PAC)?
Если обеспечить возможность записи в PAC, то нужен только один (на каждый канал ).

Прямоугольник с регулируемой скважностью гораздо проще реализуется на аналоговом компараторе с регулировкой порога срабатывания через ШИМ. При этом точность веменных параметров импульса будет выше, чем при использовании таблицы в памяти ПЛИС.
Для работы с сигналами произвольной формы возможно запись в таблицу фаза-код будет не лишней, нужно будет подумать над этой возможностью.
Если все будет нормально попробую к среде дать черновой проект электрической схемы и прошивки ПЛИС без программного обеспечения.