GD32F330 - новые мк от GigaDevice

[ptr]

прямой доступ к памяти периферийных контроллеров на постоянной основе?

С программной точки зрения - да. С аппаратной - нет. Времянки для доступа к памяти сильно разные.

Иерархическая суперпозиция DMA контроллеров и управления ими?

Почти. Но это будет несколько сложнее, чем просто DMA и ближе к понятию канальных процессоров.

Обмен по любой имеющейся шине закрывает эту придуманную функциональность

Увы, нет. Пример. У современных ядер, шина к памяти, обычно, два 64 бит канала. Если не мультиплексировать адрес с данными, то получаем 256 выводов кристалла только на интерфейс с памятью. Технологически, мы уже близки к тому, чтобы размещать сотни мегабайт DRAM на том же кристалле. В перспективе - гигабайты.
Экономия нескольких сот выводов чипа уменьшит его стоимость в разы, а размещение на кристалле оперативки - увеличит на несколько десятков процентов. Вот и считайте.

необходимости городить дополнительную сущность на кристалле

Уже давно убедились, что лишняя сущность на кристалле стоит обходится разы (если не порядки) дешевле, чем реализация этой сущности отдельным корпусом. Например, Вас же не смущает, что Вы далеко не всегда используете все таймеры МК?

SoC в этой ситуации просто уберёт разводку, изготовление, пайку платы, сократив количество компонентов в конечном изделии..

И количество выводов в корпусе. Поясню в лоб. Сравните стоимость STM8S103F3 и STM8S103K3. Функциональность почти одинакова, даташит общий. А из-за количества выводов цена различается в несколько раз. Именно поэтому лишнее ядро на том же кристалле стоит на порядок, если не два дешевле, чем лишнее ядро на отдельном кристалле.

Но выигрыш появится лишь при выпуске того SoC очень большими партиями - затраты на его разработку сильно больше производства SoM.

Вот только себестоимость производства чипа в том же корпусе уже давно почти не снижается, а себестоимость разработки чипов - все ниже и ниже, благодаря все большей и большей автоматизации процесса.

[omercury]

Можно пример?

https://www.altera.com/products/soc/.../overview.html
http://www.terasic.com.tw/cgi-bin/pa...No=165&No=1046
)))

[mike-y-k]

omercury, отличный пример, но это таки для гораздо более производительной обработки. Хотя и в обычных условиях вполне можно применить.

ptr, таки цель создания такого SoC и организации непонятного доступа к памяти?
Маппинг набираемого на клавиатуре сразу в оперативной памяти?
Интеграция памяти с процессором вполне нормальное решение, но это таки ещё не SoC.
Такого варианта для создания чипа с минимальным числом выводов уже достаточно и дальше уже нет необходимости наращивать интеграцию. несколько вариантов по объёму памяти, возможно с разным количеством интерфейсов ввода вывода.
SoC совсем не панацея, а лишь одно из средств решения…

[ptr]

таки цель создания такого SoC и организации непонятного доступа к памяти? Маппинг набираемого на клавиатуре сразу в оперативной памяти?

Почему непонятного? Подавляющее большинство современных CPU не имеют команд ввода-вывода и осуществляют обмен с переферией только через память. Почему-то на ПК Вас не смущает, что буфер клавиатуры в оперативке, а тут засмущало.
Я же писал, логически, с точки зрения программы, память должна быть общей. Так же, как в МК логически общая память у процессора и регистров таймеров, UART, SPI и т.п. Так же, как в ПК логически общая память с GPU (хотя бы частично).

Интеграция памяти с процессором вполне нормальное решение, но это таки ещё не SoC.

Естественно. Почти любой МК уже имеет память интегрированную с процессором. ESP8266 - еще МК. ESP32, построенный по очень близкой к описываемой мной концепции - уже SoC.

SoC совсем не панацея, а лишь одно из средств решения…

Он панацея для кардинального снижения стоимости. Я не знаю более эффективного пути снижения стоимости в микроэлектронике, кроме как уменьшение количества корпусов и количества их выводов. Так же как северный мост оказался на одном кристалле с CPU, так же там будет и южный мост и память. Вопрос только в том, как эти преимущества можно использовать для упрощения программирования системы.

[mike-y-k]

ptr, извините конечно за нескромность, но как близко Вы находитесь к разработке топологии кристаллов и гибридов?
Автоматизация там конечно растёт, но параллельно растут и вложения в ПО, специалистов, технологии, обеспечение производства, само производство, науку и исследования,… а компании на фоне таких вложений ещё и прибыль хотят получать.

Относительно продукции espressif - таки 32-й ещё не совсем желаемый SoC, а только шаг в направлении. В общем объёме пространства памяти в 4Gb, она примерно поравнявшись на internal и external пока ещё поделена. Ну и таки поделена на RAM и ROM. В итоге используем с их продукцией совсем не SoC, а разнообразные SoM.

Конечно хочется идеального устройства, но "близок локоток…".

Относительно представления той же клавиатуры в памяти, то как-то я не слышал о параллельном (без кода процессора, прерываний и ввода-вывода) решении, только с прерыванием при изменении той памяти.

Да и с GPU разделение (если это таки не встроенное решение) памяти застряло ещё во времени XT. какое там общее пространство памяти на современных разъёмах расширения с последовательным обменом данных?

Да и с интеграцией памяти в этом сегменте (кроме вынужденного у МК) совсем не наблюдается, рост объёма кэша тут хороший иллюстратор. При текущем размере кристалла там не количество ног, а уже другие проблемы станут волновать при попытке на ту же подложку поместить ещё и память в современном объёме. Выпустить Xeon с таким вариантом вполне можно, только его размеры вырастут по площади вырастут примерно в 6…8 раз, TDP вырастет до 200…300W (память, два моста, видеокарта), потребуются немалые исследования и смена технологии для отвода такого количества тепла, вырастут требования и стоимость системы охлаждения. В итоге полученная экономия на числе ног обернётся кратным ростом стоимости конечной системы.

А какой профит это даст? Небольшое увеличение цифр в тестах (явно далеко не кратное увеличению стоимости)? С точки зрения программирования - возможно несколько дополнительных команд для ring 0 по управлению новой архитектурой, несколько регистров, слов состояния, портов опять там же. Для остального должна быть соблюдена максимальная переносимость, иначе стоимость перехода вырастет ещё и на необходимость финансирования всей софтверной инфраструктуры.

Модель очень напоминает знакомую по тандему Wintel, только вид немного с другого угла .

Итого применимость такого подхода касается весьма узкого сегмента и появление там таких решений обуславливается лишь возможностью экономить.

Я совсем не против выпуска espressif варианта их старшего чипа с 4Gb SRAM и интегрированной NAND для хранения перезагружаемого в SRAM образа прошивки.
Но это будет уже совсем другой чип и явно в другом корпусе (все нужное нужно таки разместить (примерно в 3…4 раза вырастет площадь под размещение нового кристалла и памяти вместе со всеми соединениями). Ну и цена у него совсем не упадёт, а поднимется совсем не пропорционально полученной экономии на количестве чипов. По площади выигрыш будет совсем мизерным.

Отдельно для таких систем стоит (сильно влияющий на итоговую цену) процент выхода годных. Его поддержание на некотором уровне с ростом сложности и габаритов выливается в отдельную и нешуточную задачу. А его рост - серьезная составляющая цены производства и с ростом площади все более существенная.

Конечно для ряда применений цена совсем не имеет значения, но это явно не наш случай.

Так что на достаточно обозримую перспективу (если в результате санкций не перекроют этот поток) нас ждёт пока только эволюционное развитие. Разве что Маск решит что-то изменить под свои проекты .

PS Про упрощение программирования системы вопрос ещё рано обсуждать, при отсутствии собственно реального предмета.

[ptr]

ptr, извините конечно за нескромность, но как близко Вы находитесь к разработке топологии кристаллов и гибридов?

Ну, лично я, достаточно давно этим не занимался, но мои одногрупники этим занимаются до сих пор. МИЭТ.

Относительно продукции espressif - таки 32-й ещё не совсем желаемый SoC, а только шаг в направлении.

А я написал иначе?

В итоге используем с их продукцией совсем не SoC, а разнообразные SoM.

Ну не надо лицемерить. Все эти RPI тоже SoM построенные на базе SoC. Вот только у ESP32 Development Board выглядит на порядок компактней:
https://cdn.instructables.com/FQM/7X...GD9O.LARGE.jpg

Относительно представления той же клавиатуры в памяти, то как-то я не слышал о параллельном (без кода процессора, прерываний и ввода-вывода) решении, только с прерыванием при изменении той памяти.

А где я говорил об отмене прерываний? И Вы опять путаете программную и аппаратную архитектуру. Грубый пример. Когда Вы программно обращаетесь к ячейке памяти на ПК, CPU всегда считывает ее содержимое из кеша. И пока содержимое этой ячейки не окажется в кеше, Вы все равно его не получите. Однако, несмотря на три уровня аппаратного кеша, разные банки памяти для многоканального доступа и даже виртуальной памяти, когда содержимое этой ячейки может быть вообще на диске - программно Вы просто обращаетесь к ячейке по ее адресу.

Я же говорю о гетерогенной архитектуре, когда не только все центральные, но и все переферийные, графические, криптографические и т.п. ядра имеют прямой доступ к памяти. Вот так:
https://upload.wikimedia.org/wikiped..._IOMMU.svg.png

Да и с GPU разделение (если это таки не встроенное решение) памяти застряло ещё во времени XT. какое там общее пространство памяти на современных разъёмах расширения с последовательным обменом данных?

Вы вообще про что? При наличии нескольких физических проводников и на расстоянии свыше нескольких сантиметров последовательный обмен всяко быстрее параллельного.

Да и с интеграцией памяти в этом сегменте (кроме вынужденного у МК) совсем не наблюдается

Технологий с вменяемой себестоимостью еще нет. Слишком дорого на одном и том же техпроцессе изготовить и транзистор DRAM с относительно большой емкостью затвора и транзистор CPU с минимальной емкостью затвора. А SRAM на порядок дороже DRAM. Пока не будет тут технологического прорыва, больших объемов памяти на кристале с CPU за приемлемые деньги мы не увидим.

Выпустить Xeon с таким вариантом вполне можно, только его размеры вырастут по площади вырастут примерно в 6…8 раз, TDP вырастет до 200…300W (память, два моста, видеокарта),

У Xeon другие задачи. eDRAM есть, например, у Core i7-4770R, но на отдельном кристалле в том же корпусе и именно для GPU. Поэтому HSA на SoC мы увидим сначала на потребительских устройствах: мобильниках, планшетах и ноутбуках.

потребуются немалые исследования и смена технологии для отвода такого количества тепла

Исследования уже активно ведутся, не один десяток лет, и с весьма впечатляющими результатами, но совершенно в другом направлении. Лучше производить меньше тепла, чем его больше отводить

А какой профит это даст?

Подробней читайте, например тут
Естественно, там речь, в первую очередь о GPU, но сама концепция вполне подходит и для других видов ядер: переферийных, криптографических и т.п.

Про упрощение программирования системы вопрос ещё рано обсуждать, при отсутствии собственно реального предмета.

Он уже есть, с весьма впечатляющим результатом в виде того же OpenCL.

[mike-y-k]

ptr, немного уважения к другим не помешает. Или вы пропустили просьбы не помещать простыни картинок под тегом IMF и спойлерами? Таки Расширенный режим-›Управление вложениями.
Для справки - там же специальность 0803, но сильно раньше.
Ну и в ответах неплохо читать абзацы полностью. С клавиатурой таки речь была о получении результата сразу по прерыванию и в памяти, а не в процессе ввода-вывода с участием CPU.
С espressif - попробуйте использовать все 4G на картинке (увы потребуются еще чипы и обвязка). А малый объём сильно режет возможности нормального чипа. Для http сервера таки и кода немало, и памяти под страницы нужно достаточно много. Тут и начинаются весёлые приключения с бутылочным горлышком . Картинки мне не нужны - их у меня уже минимум 5 вариантов покупных.

[ptr]

Или вы пропустили просьбы не помещать простыни картинок под тегом IMF и спойлерами?

Я их даже не видел... Я не так уж часто тут появляюсь. Набегами.

Ну и в ответах неплохо читать абзацы полностью. С клавиатурой таки речь была о получении результата сразу по прерыванию и в памяти, а не в процессе ввода-вывода с участием CPU.

А, с программной точки зрения, Вы их так и получаете. CPU в процессе ввода-вывода не участвует. Когда-то да, это были порты ввода-вывода 0x60-0x61. Ну а USB хост по жизни пересылает данные в память и буфер сканкодов клавиатуры оказывается не внутри МК (вроде бы i804, как тридцать лет назад, а в оперативке. Затем USB хост выставляет прерывание. А уж обрабатывать его, не обрабатывать, когда обрабатывать - вот это уже решает код на CPU.

С espressif - попробуйте использовать все 4G на картинке (увы потребуются еще чипы и обвязка).

Вы бы еще импульсный китайский БП с электролитами посчитали. Смотря для чего. WiFi репитеру с веб-мородой хватит и того, что на картинке. Это же не ESP8266 все же.

И мы опять уходим от темы. Начинали с того, какие прогнозы развития МК. Мой прогноз - гетерогенная архитектура с общей памятью на одном кристалле. А Вы все пытаетесь забраться в область Xeon-ов, где действительно, размеры кристаллов и частоты создают реальные проблемы с отводом тепла.

[mike-y-k]

ptr Использовать сейчас ESP8266 при наличии ESP32 и небольшой разнице в цене совсем неинтересно - я закончил с ними практически не начав (пара вариантов не считается ).

На примере с клавиатурой речь таки шла об отсутствии участия CPU в процессе возникновения данных в памяти - периферийное устройство само заносит данные в память не используя ни одного такта процессора и вызывает прерывание.
Если же это классика с обработкой прерывания от устройства в его драйвере, то мы совсем никуда не двигаемся с применением SoC.
Есть USB клавиатура. Есть SoC на плате с USB портом, в который включена клавиатура. Что внутри SoC обеспечит получение данных клавиатуры без участия CPU и генерацию прерывания?
Вангую, что Вы подразумеваете наличие внутри SoC у каждого порта или их группы своего процессора с доступом к общей памяти и своей собственной прошивкой для выполнения функций обычного драйвера ввода-вывода в сегодняшних решениях.

Текущие варианты SoC больше гибридные компромиссы, чем пример для подражания.

Таки прогноз пока в стадии по воде вилами писано. И будущее больше зависит от способности гигантов и не очень договорится о нем. Наше видение хорошо если совпадёт с их решением.

И пока таки SoM, даже с использованием SoC. Вариант унифицированных интерфейсов сильно привлекательнее .

В предложении уважаемого omercury гораздо больше потенциала.

[j-Roger]

наличие внутри SoC у каждого порта или их группы своего процессора с доступом к общей памяти и своей собственной прошивкой для выполнения функций обычного драйвера ввода-вывода в сегодняшних решениях.

И тут на сцену снова выходит PIC, напоминая о себе как о 'Peripheral Interface Controller'; звери типа PIC10F200 много места на кристалле SoC-а не займут.
Шутка