USB коннектор на AVR

[Godzilla82]

Если в заданном интервале 1мс будет не меньше 2-х выборок, то, наверно, не страшно.

Что значит не страшно. Если три выборки - это 333 нс будет на шине находиться неверная комбинация, которая с успехом считается конечным устройством.

Но при интервале выборок 500 мкс импульс 333 мкс (1.5 МГц) пропускается на ура. А прерывание явно не успевает. Так что скажи полутора мегагерцам "досвидания", или ищи проц с тактовой поболе.

Откуда взялось 500 мкс? 4 такта - это 250 нс. Ну иногда 5 тактов - это уже 312 нс. С таким интервалом мы считываем состония входов. С таким интервалом мы обновляем состояния выходов.

Прерывание у нас тупо создаёт задержку (ту самую задержку на 666 нс). И ничего более.

[slavik.ksu]

Месье знает толк в извращениях. . Зачем так делать? Используя другое прерывание ты можешь не обнулять таймер, ибо тебе плевать на его значение, тебя интересует только событие захвата. Ну а включённый noise canceler даст некоторую защиту от дребезга.

спасибо работает!

[slavik.ksu]

Ребят!
Вот, набросал для Тани2313 - среди них чаще попадаются особи с тактовой до 20МГц. Критикуйте, млин...
Вложение 33138

На мой взгляд логическая цепь где то сбита, но для начала вопрос:

wait_0:
	sbic	InPin,Dminus		;8	Ждём "0"
	rjmp	wait_0				;10	Соблюдаем условие одновременного появления сигналов на выходе
	
wait_1:
	sbis	InPin,Dminus		;8	Ждём "1"
	rjmp	wait_1				;10	Соблюдаем условие одновременного появления сигналов на выходе

Что мы этими строками делаем? зачем ждем "0" и во втором случае "1"?

[Someone]

Извините. Если сам импульс 333 нс, а мы будем произвольно удлинять длительнось до 1 мкс (причём каждый раз произвольное)

333нс... А почему не 100нс например? 100 нс еденица, 566 нс ноль, в итоге сигнал частотой полтора мегагерца. Почему не 10нс, или 1нс ? Я ведь и не говорю, что техзадание идеально и верно написано. В рамках тз - решение допустимо.

Единственный работоспособный вариант - на 573 - управление защёлкой.

А кроме того на транзисторе, и не реле и т.п. Но техзадание гласит

1. Процессор имеет каналы D+ и D- (вход) каналы В+ и B- (выход) и канал С (вход)

[Someone]

А прерывание явно не успевает.

Какое прерывание? Я предлагал сигнал не отслеживать прерыванием а тупо и быстро копировать вход на выход, и в итоге даже автор убедился, что отслеживание сигнала с помощью прерываний не получится. Не смотря на его горячее желание их использовать.

[Someone]

ЗЫ: Хотя насчёт транзистора и реле я погорячился. Так можно сделать только либо пропуск сигнала, либо 0, а для сохранения прежнего состояния - защёлка. Впрочем по ТЗ всё равно только процессор. А мне так хочется увидеть набросок схемки а-ля детский сад, целиком на логике. Да только вот "логисты" куда-то пропали совсем .

[omercury]

Что мы этими строками делаем? зачем ждем "0" и во втором случае "1"?

Входной сигнал дифференциальный противофазный?
Ждём изменения обоих входов и только после этого изменяем сигнал на выходе. Одновременно. То есть устраняем задержки и помехи.

На выходе, между каналами, не должно быть задержки. (появление сигнала строго одновременно)

[Godzilla82]

В рамках тз - решение допустимо.

Ну не будет на проце работать. Ошибочно он считывает состояния.

Не видел в ТЗ строчки, что вместо 00 можно 01 выводить. И т.п. вариации.

[Hives]

все еще пинаете дохлую лошадь?
PS не нравится внешняя логика на 573, возьмите проц с набортной логикой, типа aduc7020, заодно в реальном времени можно проходящий сигнал рисовать где-нибудь

[a-fisher]

Ждём изменения обоих входов и только после этого изменяем сигнал на выходе.

Некогда нам анализировать - скорости едва хватает напрямую регистры переписывать.