Proteus - разводка печатных плат

[uk8amk]

Пробовал правыми, левыми и всеми сразу кнопками. Не получается.
Вот:

Видео:

[VO-VAN]

Ну как то так.

[uk8amk]

Действительно работает.

[VITALIYBOR]

Правой кнопкой в объект который надо переместить и в выпавшем меню выбрать РАЗЛОЖИТЬ ОТМЕЧЕННЫЕ ОБЪЕКТЫ потом левой кнопкой куда надо и всё

[savdm]

При каких условиях работает параметр NECK STYLE при автотрассировке в ARES ?? Есть два стиля POWER и SIGNAL изменяя параметр ничего не меняется.

[Halex07]

При каких условиях работает параметр NECK STYLE при автотрассировке в ARES ??

Если стоит флажок Enable Autonecking в автотрассировщике.

Есть два стиля POWER и SIGNAL.

Это не стили - это классы цепей. По умолчанию их два - питание (VCC, VDD, VEE, GND) и сигнальный (всё остальное), но в ISIS до передачи в ARES их можно сделать хоть 222. Для назначения собственных классов ставим нужным проводникам в ISIS лейблы (кнопка LBL в левом тулбаре) формата: CLASS=MY_CLASS1 (то что жирным обязательно). Тогда при передаче в ARES у Вас в Desidn Rule Manager и появится этот MY_CLASS1, и для него можно задать стиль (ширину) трассы (Trace Style), стиль (ширину) заужения дорожек в труднопроходимых местах(Neck Style), и стиль (размер) переходных отверстий (Via Style), а также выбрать слои (Layer Assignment for Autorouting), в которых будут прокладываться эти проводники.

изменяя параметр ничего не меняется.

Если по условиям трассировки (зазоры и ширина дорожек) для данного класса всё прокатывает и без узких мест, то автотрассировщик персонально для Вас "красоту наводить" не будет. Ему Ваше "художественное рисование" по барабану, главное соблюсти заданные стили (ширину дорожек) и "клиренсы" (зазоры) для каждого класса без ошибок. Ужесточите условия, получите "хотимые" заужения дорожек.

[savdm]

Задаются условия при которых остается одно или два неразведенных соединения, избежать этого можно вместо 70 ого размера заменить на 50, что и задано в условия классов Trace Style = 70, Neck Style = 50. и приходится вручную править. проблема возникает в месте соединение npn транзистора.
пробовал добавить классы, но появляется ошибка "failed to load layout".
Если можно показать на примере (проекты выложить) работы со стандартными классами. Думаю не только у меня возникает такой вопрос, особенно, когда с микросхемами разводка.
Halex07, спасибо, что помогаете.

[NewWriter]

failed to load layout - нельзя писать русскими буквами ни классы цепей, ни в прочих названиях, даже в путях файла - и то нельзя. Я как-то уже ловился на этом. Полмануала перечитал и так и не понял, пока не увидел где-то на форуме

[Halex07]

нельзя писать русскими буквами ни классы цепей, ни в прочих названиях, даже в путях файла

Что касается путей и имен файлов, то в старших версиях, например в той же 7.10 уже неактуально, а вот всё остальное абсолютно верно - лучше только латынь. В частности лейблы, названия девайсов (моделей), цепей, классов и пр.

[savdm]

находил такое мнение по проблеме, но в том то и дело что не в этом оказалось, имена классов менял и только возвращение к двум убрало проблему.

Так как же, может примером проекта поможете с Trace neck