Получение схемы сумматора по коду программы AHDL в MAX+PLUS II

[Mishel 825]

Viktor2004, да конечно технология автоматизированного проектирования имеет ответственность и пределы своих возможностей, в связи с чем оптимизируется перечень задач. Можно, например, сумматор представить одним обозначением, для больших схем так оно и есть. Я себе представляю сейчас получать схемы в логических элементах, не грубее, может в базисах.

[vitvp]

Своими глазами видел схему, сгенеренную из текста.Было это лет 7 назад. Макс у меня не установлен, но точно знаю, что он может показать результат генерации.

Наверное, не в Максе... скорее в Квартусе и что там сейчас под Ксайлинкс.


Желание ползать на пузе по "простыням" со схемами о 4 столах ушло уще 20+ лет назад. Вскоре ушла в небытие и эта "тирания колличеств" . *HDL, который порой исходно пишется с ориентацией на структуры CLB targer-платформы, не всегда обозримо представим набором "стандартной" логики. Тут небольшой пример проблематики перехода от одного описания к другому http://marsohod.org/index.php/ourblo...251-sch-or-txt

Больше их можно найти в журнале XCell, естественно, применительно к Xilinx. http://www.xilinx.com/about/xcell-pu...st-issues.html

[Mishel 825]

Viktor2004, Уточнение ещё. Если проект задаётся логическими функциями, то автоматизированное проектирование в части построение схемы устройства должно предусматривать уровни агрегации, т. е. :
1. Уровень без агрегации – схема только на логических елементах;
2. Уровень суммы по модулю 2 – схема включает символ суммы по модулю 2 и логические елементы;
3. Уровень одноразрядного сумматора (если суммируем) - схема включает символ однозазрядного сумматора и логические елементы;
4. и т. д.
В настройках желательно иметь возможность выставить агрегацию и вид схемы перед построением схемы устройства.
Очевидно программный блок в ADSL реализует такую возможность, однако, насколько автоматизированный процесс.
MAX+PLUS II скорее таким сервисом не обладает.

[Viktor2004]

Не обладает.

[Mishel 825]

Найдена схема!

После компиляции проекта необходимо перейти в редактор базового плана кристалла (MAX+PLUS II -› Floorplan Editor). Первое изображение (Device View) показывает все контакты устройства и их функции. На изображении, кроме контактов выбранной микросхемы, есть три входа - два для ввода чисел, один для переноса разряда, и два выхода – один для суммы, другой для переноса разряда. Такие же три входа и два выхода имеет схема одноразрядного сумматора. Изображение представляет схему.

Если проектируется ПЛИС то наглядность в виде схемы особого значения не имеет. Логика проверяется таблицей истинности. На этапе тестирования MAX+PLUS II не использует проверку логики таблицей истинности, заточен под методы САПР.

[MisterDi]

Пацаны, хочу увидеть схему, ну скажем, на этот проект.

Схемка получилась не мелкая, во вложении скриншот фрагмента

[omercury]

Схемка получилась не мелкая, во вложении скриншот фрагмента

Афигеть!

Интересно, триггера со счётчиками дальше разворачивает?
(логику assign-ов развернуть не проблема)

А вообще это шутка была. Макрофункциями мало кто пишет, посему и пользы от схемы...

[Mishel 825]

Схемка получилась не мелкая, во вложении скриншот фрагмента

Надо полагать, что схема создана в MAX+PLUS II.
И каким способом – в графическом редакторе или программа генерирует схему по исходным функциям?

[jump]

схема создана в MAX+PLUS II

сколько помню, там такой педерастической раскраски модулей/элементов не было - все чинно, благородно, ч/б схемы

[MisterDi]

Интересно, триггера со счётчиками дальше разворачивает?

Да, можно развернуть до уровня триггеров модуля. Этого нельзя сделать только с зашифрованными файлами процессора. Впрочем там если найти соответствующую лицензию - тоже можно. При отладке анализатора в осцилле, пришлось недавно смотреть, что там насинтезировалось и править ошибки в исходнике.