ПЛИС С чего начать?

[pvu]

pambaru, есть мысль реализовать на ПЛИС такую штуку...

устройство принимает по ethernet параметры (f,m,n,N,K1,K2)
устанавливает коэффициенты усиления K1, K2
и начинает с частотой дискретизации f получать данные от АЦП (n отсчетов)
при этом активирует на m (m‹n) тактов выход.
Это повторяется N циклов, при этом каждый новый цикл увеличивает значение i-го отсчета (0‹=i‹n), т.е. накапливается буфер из n элементов: B[i%n]+=ADC(i) 0‹i‹N*n;
Потом (через N циклов) собранные данные делятся нацело на N,
отсылаются в сеть (UDP) и буфер обнуляется.

Смысл - усреднить реакцию на возмущение.

f ‹= 100MHz
1‹m‹n
n ~4096
1‹N‹1000
АЦП 2 канала 10бит 100Мспс (типа AD9216)

Как вариант упрощения жестко задать n.
Как вариант усложнения добавить 320х240 дисплей для отображения результата.

На чем бы это реализовать и подойдет что-либо из предложенного Вами?
Возможно-ли без RAM обойтись?

[Easyrider83]

pvu, а не проще ли запилить это на проце? Есть же дешевые варианты c ethernet

[pambaru]

pambaru, есть мысль реализовать на ПЛИС такую штуку...
Возможно-ли без RAM обойтись?

Думаю, тут лучше процессор использовать, т.к. в плис на конечных автоматх это будет громоздко. Да и внешний чип для ethernet по любому понадобится.
Лучше взять ethernet микруху подешевле и МК.
Будет гораздо менее трудоемко.

[pvu]

pambaru, Easyrider83, да я и рад бы. Но как быть с 100Msps
Напрашивается DSP, но я в них таких быстрых АЦП не встречал...

Может попытаться RAM расшарить между ПЛИС и CPU? Плиска собирает поочередно в два банка, а CPU на переключении пересылает собранный...

[Impartial]

Возможно-ли без RAM обойтись?

Можно.
Минимальный чип EP3C25Q240C8N
Упростив (убрав деление) можно и в 5 влезть.

[omercury]

Это повторяется N циклов, при этом каждый новый цикл увеличивает значение i-го отсчета (0‹=i‹n), т.е. накапливается буфер из n элементов: B[i%n]+=ADC(i) 0‹i‹N*n;
Потом (через N циклов) собранные данные делятся нацело на N,
отсылаются в сеть (UDP) и буфер обнуляется.

pvu, а не проще ли

Думаю, тут лучше процессор

Минимальный чип EP3C25Q240C8N
Упростив (убрав деление) можно и в 5 влезть.

Ох-ох-ох...
Рабы стереотипов.
Кто вам запретил выполнять эти вычисления вообще без оперативки на лету?
(честно говоря, от некоторых участников дискуссии слышать такое по меньшей мере удивительно. )

[pvu]

omercury, я вот в плисах неопытен, тем и интересно.
Задачка больше "по приколу".
А так никто не запрещает, но ресурсов при:
АЦП 10бит при сложении (1‹N‹1000) доходим до 20бит, чтоб не переполнилось
и таких 4096 значений
а канала 2
т.е. 163840 бит

на каждом 100МГц такте обновляются две 20 битные ячейки (по одной на канал)

после сбора можно отдать по 16 старших бит 16*4096*2
но чтоб не останавливать сбор сначала переключиться на альтернативный банк
еще 163840 бит

Прошу поправить мои рассуждения, может я вообще не прав...

Impartial, назвал оценку в железе. Я вот смотрю на китайца 1.5т.р. "Циклон IV FPGA доска EP4CE6E22C8N" и думаю сколько моих бит в него влезет...

[PavelZX]

Я вот смотрю на китайца 1.5т.р. "Циклон IV FPGA доска EP4CE6E22C8N" и думаю сколько моих бит в него влезет...

Осциллограф 2 канальный влезет, с выходом на UART и на комп, через адаптер.

[pambaru]

Минимальный чип EP3C25Q240C8N
Упростив (убрав деление) можно и в 5 влезть.

Деление можно заменить целочисленным умножением на 1/n (умножение с фиксированной точкой), отбрасывая дробную часть после умножения.
Всего 1 умножитель будет использоваться, если до 18 бит, если больше - по моему штук 6 уходит на одно умножение, на память не помню.
Только, вроде, умножители начинаются с 3-го циклона. Во 2-м можно и на логике синтезировать.
А чтобы посмотреть, подойдет ПЛИС или нет, лучше начать с создания проекта. Потом, как будет готова и синтезирована примерная заготовка, можно будет оценить, какой чип подойдет.

[omercury]

АЦП 10бит при сложении (1‹N‹1000) доходим до 20бит

Начиная со второго элемента B=(i[N]+i[N-1])/2 при (0‹N‹1000), то есть сумматор и десятиразрядный регистр, если не пугает погрешность на единицу младшего разряда.
И таких по 4096 элементов, то есть 40960*2=81920 бит из 120000 набортной памяти самого младшего Циклона-2.
Осталось всё это выкинуть в изернет (помнится устройство работает в режиме вопрос-ответ).