Портативный осциллограф

[Uragan90]

Нашел Altium Designer 2006 на диске!

[kison]

Так а что - 458 мегабайт это проблема? На модеме 33600 выкачивается за 50 часов, а таких интернетов сейчас вообще уже нет. Если же интернет хотя бы 128 килобит, то качать всего полдня, это быстрее чем по магазинам бегать. Моделсим можно поначалу вообще не качать - я пользуюсь Икарусом - http://bleyer.org/icarus/iverilog-0.9.2_setup.exe Всего 6,5 метров.
В общем для отладки модулей ему квартус не нужен, начать можно с икаруса. Только желательно ошибок не делать И это - только для Верилога! Но по мере освоения Верилога мне возвращаться к схемному вводу совсем не хочется. В верилоге, как ни странно, все проще.

[kison]

Нашел Altium Designer 2006 на диске!

И что? Нафиг он нужен для плисового дизайна?
Можно квартус 5,1 скачать - там меньше 300 метров и первый циклон уже есть.
Что за интернет такой - через GPRS что ли?

[otrazhenie]

Нашел Altium Designer 2006 на диске!

старенький.....актуальная версия 9.3 если не новее
уж если брать так брать свежий продукт

А насчет интернета...ну нету его у человека.. а на работе админ качать не велит....

[Seryjka]

Уважаемый Uragan90

И всё таки может быть вы откроете секрет, в каком городе обитаете. Возможно кто то из форумчан ваш земляк или же почтой отправить диск, а то действительно не понятно что у вас за интернет такой. А из за отсутствия софта тормозится ваша работа над таким нужным проектом.

[Uragan90]

Вышний Волочек! Это гдето между ленинградом и москвой! В общем есть такое болото где интернет хреновый! Давайте так, я буду схемы выкладывать в мах пока, мы их будем обсуждать, дополнять, а когда мой друг выйдет из запоя и скачает мне квартус (у него выделенка) оформим! Но предупреждаю я язык не очень то, буду делать на простой логике благо многие счетчики уже работают и сделаны они на элементарной логике!

[kison]

Вышний Волочек! Это гдето между ленинградом и москвой!

Веселый городок. Сколько не проезжал - всегда в пробке стоял. Главная трасса страны, блин. У меня бабушка примерно оттуда, в Волочек пешком ходила.

Но предупреждаю я язык не очень то, буду делать на простой логике благо многие счетчики уже работают и сделаны они на элементарной логике!

Ну и напрасно. Простейшая логика и на верилоге - простейшая. А вот использовать FPGA на всю катушку схемным вводом не выйдет. Да и тестбенч не сделать толком. Неудобен этот схемный ввод. Про то, что схема может стать "слегка асинхроной" и выловить это будет непросто вообще молчу...

[Uragan90]

Я же говорил в мах работает без задержек! Я моделировал!

[kison]

Я же говорил в мах работает без задержек! Я моделировал!

Так не бывает Мне квартус всегда задержки дает, иногда правда отрицательные

[sl_64]

Всем доброго дня! Прошу прощения что мои вопросы не много не в тему.
Начал изучать Verilog + Quartus-II 9.1 sp1 и в качестве старта решил посмотреть в сторону цифрового осциллогрофа, надо же с чегото начинать, нарисовал в схематике часть схемы просто для проверки , столкнулся с такой проблемой , после компиляции и проверки в simulator tool не получается увеличить задержку импульса WE- запись в память, он становится активным в момент смены адреса счетчиком ( исходник для Quartus-II 9.1 в прикрепленном файле) , пробовал добавлять элементы LCELL ( да я читал что не советуют использовать в качестве задержки LCELL и им подобные, но пока не знаю как это сделать на Verilog ) , не помогло хотя в проге MAX-II такой способ на ура задержал импульс. Вопрос - проблема в настройках компилятора ? Если да, то буду рад любой помощи в этом вопросе .
И еще несколько вопросов по подключению плис EPM7064SLC44-10
1. порт программирования должен быть подтянут к плюсу питания через резисторы ?
2. сигнал с тактового генератора я подаю на вывод 43 GCLK1 ?
3. вывод 1 GCLRn вывод 2 GCLK2 вывод 44 OE1 притянуты к GND ?
4. как настраиваются не используемые выводы ?