Портативный осциллограф

[kison]

столкнулся с такой проблемой , после компиляции и проверки в simulator tool не получается увеличить задержку импульса WE- запись в память, он становится активным в момент смены адреса счетчиком

И что в этом страшного? Я тут смотрел на разные SRAM - задержка от смены адреса до начала импульса записи ›= 0.

пробовал добавлять элементы LCELL ( да я читал что не советуют использовать в качестве задержки LCELL и им подобные, но пока не знаю как это сделать на Verilog

На Верилоге тоже несложно. Там есть встроенные примитивы.
wire in;
wire out;
buf(out,in); // буфер между шинами. Но это все костыли, дизайн должен быть синхронным.

4. как настраиваются не используемые выводы ?

Так квартус по умолчанию делает их выходами и выводит туда 0.

[Uragan90]

Вот нарисовал схему счетчика адресов В архиве так же написан подробный мануал, алгаритм работы. Давайте начинать обсуждение нашего прибора Пожже выложу схемы: Тактового генератора, Управление запуском! Еще позжже: Триггерр (варианты). ... Дополнил схемой генератора и запуска

[sl_64]

Спасибо kison за скорый ответ. если позволите то следующий вопрос по предупреждениям.
Warning: Circuit may not operate. Detected 136 non-operational path(s) clocked by clock "S_TR" with clock skew larger than data delay. See Compilation Report for details.
что это за 136 путей и во что это может вылиться в дальнейшем

[Uragan90]

А в ответ- тишина! Спрашивайте если что не понятно по схемам... Немного объясню, схема запуска по внутреннему коду управления устанавливает при коком уровне будет срабатывать- тригер.

[kison]

Немного объясню, схема запуска по внутреннему коду управления устанавливает при коком уровне будет срабатывать- тригер.

Ничего с этим мультиплексором непонятно. А откуда будет браться "уровень запуска с триггера" и зачем его задавать таким извращенным способом? Что за линии управления?
По схеме генератора - цель выжать 30-40 мегасэмплов? Нет? Тогда зачем асинхронный дизайн?
Даже для асинхронного дизайна поделенная на 256 частота ( 100? 200? мегагерц) это слишком много. И такое каскадирование асинхронных счетчиков все равно не позволит подняться выше 50-60 мегасэмплов. Иначе счетчики начнут не успевать за тактом.
Вообще раз уж Макс2 дает нормальную симуляцию - в нем и выкладывайте. Потому как удивительно это - в таком дизайне и без задержек.. Чудеса прямо.

[Uragan90]

Вообще у меня несколько идей по схеме запуска! Есть даже на компараторе. В данном случае эти линии подключаются к входу с ацп и выбираем нужный уровень срабатывания, тригер своего рода. Линии управления будут вырабатываться спец.схемой на тригерах, типа сдвиг.регистра, эта схема будет связана с мк и не только с него!

[kison]

Вообще у меня несколько идей по схеме запуска!

Ну давайте про идею, которая сейчас на схеме. Входы идут к АЦП? Тогда схема неработоспособна в принципе.

[Uragan90]

Ну не на прямую к ацп неужель не понятет смысл! Входов у мультиплексара 8 так? Выходов с ацп тоже 8! Схема захвата данных, чтения данных тоже будет и в ней тоже что нибудь прикрутим!

[Uragan90]

Схема генератора наверно не понята вами kison! Там 7 частот и они делится на 2. 25нс, 50нс, 100нс, 200нс, 400нс, 800нс, 1600нс!!!

[kison]

Входов у мультиплексара 8 так? Выходов с ацп тоже 8!

Не думал, что придется "разжевывать".
У 8-ми битного АЦП действительно 8 разрядов. Пока поговорим об абстрактном АЦП - сигнал 0-1В, код соответственно 0-255. Вес разрядов разный, это не деление диапазона на 9 отрезков. Допустим сигнал у нас синус 0.4В пик/пик с постоянной составляющей 0,75В. Это уже на входе в АЦП. Как такой сигнал засинхронизировать с помощью мультиплексора? Несложный расчет показывает, что сигнал будет изменяться от 140(0x8C) до 242 (0xF2), т.е. старший разряд всегда будет установлен. Можно конечно пытаться засинхронизироваться не от старшего разряда, но что будет - подумайте самостоятельно ИМХО - подход неработоспособен в принципе.

Схема генератора наверно не понята вами kison! Там 7 частот и они делится на 2. 25нс, 50нс, 100нс, 200нс, 400нс, 800нс, 1600нс!!!

Да все там понятно. 1,6 микросекунды максимальный период дискретизации? А как быть если нужно сетевую синусоиду посмотреть, т.е. время на деление примерно 5 миллисекунд? Или еще более медленный сигнал? Тут хантек приводили - посмотрите на его характеристики развертки. И стоит учесть, что АЦП имеют ограничение на такт снизу. К примеру у AD9283 минимум 500КГц. Так что тупо делить такт не получится. Да и счетчик - я не помню как в максе, а квартус на такой счетчик говорит, что максимальная частота 60-70МГц. Всего.