Передача данных PIC->MAXII по SPI.

[MisterDi]

Для начала - закомментированная строка определяет цепь -wire, а не регистр - reg. Компилятор пытается соединить одноименные линии, но из текста непонятно какие биты выходов соединены с какими входами. В описаниях модулей нужно добавить номера используемых бит, без этого ничего не получится. попробуйте вместо

output wire byte_data_received[47..0]

просто

wire byte_data_received[47..0]

[feo]

попробуйте вместо

Код:

output wire byte_data_received[47..0]

просто

Код:

wire byte_data_received[47..0]

Error (10170): Verilog HDL syntax error at First_project.v(13) near text "wire"; expecting a direction

[kmm61]

wire byte_data_received[47..0]

вот так правильно: wire[47:0] byte_data_received -если шина внутри модуля,
и output[47:0] byte_data_received -если выходит наружу.