Вопросы по PROTEUS-у

[OldDriver]

Улыбнуло...
1. Жёлтый вход "откройте"...
.

Спасибо.
Похоже глаз замылился. Собирая требуемую логико-электрическую модель по тупому даташиту.
В слабое оправдание скажу, что выход ADC и инвертора считал абсолютно одинаковыми по выходу. По крайней мере, не увидел нигде разницы.
А в хелпе написано, что если надо, симулятор сам добавляет где ему надо DAC преобразователь. Даже пример на это видел.
По этому разница поведения так поразила.

[OldDriver]

...

У меня вообще непонятно как приведенная схема работает.
У цифровой задержки DELAY_1 нижний вход ENABLE. И при земле на входе сигнал вообще не должен транслироваться.
Вот в примере. Как хочется.
Pic1.
Если объединить входы 1 задержки.
Pic2
Откуда полочка в 2.5 Вольта?

[ProtAS-13]

Откуда полочка в 2.5 Вольта?

К сожалению, Ваш проект запустить не удалось - у меня более старая версия 8.3.
Но Вашу ситуацию я воспроизвел - см рис.1
Попытаюсь объяснить на пальцах, что в данном случае происходит.
Дело в том, что на входе ADC Вы подаете аналоговый сигнал, и при установленных, по-умолчанию, параметрах VTL, VHL, ... всегда на выходе будет присутствовать состояние FLT.
При этом, Вы соединили информационный вход и вход разрешения задержки. У примитива DELAY состояние FLT на входе разрешения задержки равноценно высокому уровню, т.е. при FLT будет произведен запуск установленной задержки.
Таким образом получается, что состояние FLT запускает задержку для входного сигнала FLT, что Вы и видите.
Зачем Вам понадобилось объединять эти входы мне не понятно, но если желание все же осталось выполнить именно так, то просто необходимо избавиться от состояния FLT. Для достижения такого результата, просто необходимо перевести ADC в режим триггера Шмитта. Для этого необходимо лишь соблюсти ряд условий на задаваемые параметры ADC. В общем случае, для использования VTL и VTH в качестве пороговых значений необходимо, чтобы VHL и VHH были бы больше или равны разницы VTH-VTL, для Вашего случая это достигается при значениях VHL и VHH больше или равном 2.0V. (см. рис.2)

[OldDriver]

Зачем Вам понадобилось объединять (см. рис.2)

Мне, в общем то, этот вход не нужен совсем. Сделал как на Рис1.
Но это повышает связность схемы. Хотел уменьшить таким образом.
В общем то, это схема генерации импульса для фиксации состояния линии конфигурации при включении питания. Согласно даташиту.

[ProtAS-13]

Хотел уменьшить таким образом

Уменьшить - это вот так (см. рис).

[OldDriver]

Уменьшить - это вот так (см. рис).

Здорово. Что то про этот элемент я забыл. А ведь видел....

[DmitriyVDN]

Уважаемые, подскажите , что не нравится протезу?
версия 7.10
модель PIC16F676
частота Fosc = 4MHz
в регистре ADCON1 установлен делитель для АЦП = Fosc/16 (период 4мкс) , ADSC‹2:0›=101
при инициализации АЦП выдает ошибку : период 0,5мкс

[johanh]

DmitriyVDN, Proteus ругается на невозможность загрузки некоторых файлов ...
Видно на скрине.
...

[DmitriyVDN]

johanh, причем здесь ваш ответ к заданному вопросу? это сообщения о том, что coff-файл не видит эти файлы в папке проекта и не может показать их при дебаге.
ЗЫ за попытку спасибо
ЗЫЫ вопрос решен. это баг модели. вместо битов ADSC‹2:0›=101 регистра ADCON1,
модель использует биты ANS‹6:4› регистра ANSEL - включение аналоговых входов

[johanh]

DmitriyVDN, Сам рисунок об этом говорит.
Есть попытка пояснить ...
Для анализа предоставляется полный файл.
...