Проблемка с переобозначением пинов в Cyclone

[serb-radio]

Доброго времени суток! Вот написал прогу для EP2C5, в симуляторе все работает (Timing), начинаю переобозначать выводы как мне удобно - провожу Timing анализ - нет сигнала, а в фанкшинал все работает по-прежнему, да! еще и PLL не работает(((. Скажите, пожалуйста, уважаемые знатоки, как нужно правильно пины выбирать или же оставлять как квартус по дефолту установил?

[Alecsej]

Для начала неплохо бы проект выложить.

[Aleksashka1]

Я делаю так как на рисунке. И после назначения пересобираю проект
Ремарка, картус не очень любит давать возможность назначить выводы для "неопределенной" микросхемы - укажите полную маркировку.
Надеюсь я правильно понял вопрос.

[MisterDi]

В Quartus-е есть такой инструмент Pin Planner, запускаете его и указываете для каждого вывода тот номер, который нужно. После этого перекомпилируете проект. Не забывайте, что в качестве тактового входа можно использовать не все выводы корпуса.

[serb-radio]

Нашел в чем косяк, извините, что сбил с толку: ПЛЛ работает некорректно! (странно, вроде б проверял, в фанкшинал анализ - работает нормально!).

Вопросек немоного не по теме: фпга эту можно тактировать напрямую с генератора как обычную сплд? или только с помощью ПЛЛ, это раз! и ткните носом, где я неправильно законфиггил ПЛЛ? проектик прилагается (там согласованные фильтры, если что, делаю их впервые, так шо особо не ругайте, еси можно - дайте рекомендации)

[Alecsej]

Можно тактировать и внешним клоком.

В проекте не хватает файлов симуляции и PLL никак не обозначен.

[Pe3ucTop]

...
Вопросек немоного не по теме: фпга эту можно тактировать напрямую с генератора как обычную сплд? или только с помощью ПЛЛ, это раз!
...

Хотел уточнить, что только PLL без внешнего генератора не работает.
Внешний генератор - должен быть хороший, FPGA чувствительна к помехам и нестабильности клока.