Atmel запускает производство конфигурируемых микроконтроллерных систем на кристалле, которые заполняют пробел между стандартными микроконтроллерами и ASIC

Первым представителем семейства CAP-процессора стала серия AT91CAP9S на основе процессорного ядра ARM9 (ARM926EJ-S).

AT91CAP9S содержат 200 МГц-ое ядро ARM926EJ-S с кэш-памятью данных и программ размером 16 кбайт каждой, дополнительное статическое ОЗУ размером 32 кбайт, ПЗУ размером 32 кбайт, интерфейс внешней шины с поддержкой ECC у NAND-флэш-памяти/SmartMedia®, а также блок программируемой логики с 250 или 500 тыс. вентилей. В состав периферийных устройств входят полноскоростной хост-порт USB и высокоскоростной порт устройства USB 2.0, контроллер 10/100 Ethernet MAC, интерфейс приемника изображения, CAN-контроллер (совместимый с требованиями 2.0A и 2.0B), контроллер ЖК-дисплея, интерфейс MMC-карт, контроллер последовательной связи SSC, ШИМ-контроллер, контроллер AC97, ведущий/подчиненный порт SPI, два УСАПП, три 16-разр. таймера-счетчика, 8-канальный 10-разр. АЦП и полный набор супервизорных функций. Также имеется опциональный контроллер аппаратного AES/TDES кодирования/декодирования. AT91CAP9S выполнен на основе многослойной шины и архитектуры распределенного ПДП, что позволяет добиться высокой производительности внутренней передачи данных, требуемой в коммуникационных применениях.

На базе процессора возможна реализация двухядерной архитектуры, если на базе блока MPBlock создать дополнительное ядро ARM, процессор AVR или ядро ЦПОС.

Плата для проектирования AT91CAP9-DK.

Плата для проектирования AT91CAP9-DK реализует неконфигурируемую часть CAP-процессора в виде стандартного микроконтроллера, подключенного к высокоплотной FPGA, которая эмулирует работу блока MPBlock. На плате также предусмотрены ряд запоминающих устройств и физических интерфейсов/разъемов для подключения внешних компонентов системы. Такая конфигурация позволяет одновременно тестировать аппаратное и программное обеспечение с рабочим быстродействием. Это также позволяет разрабатывать программное обеспечение одновременно с аппаратным и тем самым существенно снижает сроки проектирования с высокой вероятностью получения корректного системного решения с первой попытки.

Средства для проектирования и операционные системы.

Поскольку CAP-процессоры выполнены на основе ядра AT91SAM ARM, то для проектирования могут использоваться те же инструментальные средства сторонних производителей, включая, C/C++ компиляторы, внутрисхемные эмуляторы и отладчики. AT91CAP9S может быть оснащен операционными системами Microsoft® Windows® CE и Linux®, а также другими операционными системами реального времени.

MPBlock

Блок программируемой логики конфигурируемых микроконтроллерных процессоров AT91CAP9

Отличительные особенности:

• 500 тыс./250 тыс. вентилей программируемой логики (на 5 металлизированных слоях) у AT91CAP9S500A, AT91CAP9S250A, соответственно
• Десять двухпортовых ОЗУ с организацией памяти 512 x 36 бит
• Восемь однопортовых ОЗУ с организацией памяти 512 x 72 бит
• Возможность подключения к трем мастера шины AHB и четырем подчиненным устройствам шины AHB
• До семи входов AIC-прерываний
• До четырех интерфейсов аппаратного подтверждения установления связи по каналам ПДП
• Линии задержки для интерфейса DDR
• Полная поддержка соединения UTMI+
• До 77 выделенных линий ввода-вывода

Внутреннее подключение блока MPBlock:

Описание:

MPBlock - блок программируемой логики, который входит в состав конфигурируемых микроконтроллерных процессорoв AT91CAP и позволяет создавать специфические периферийные устройства ввода-вывода и/или цифровую логику. Процессоры AT91CAP разделены на две различные области:

1. AT91CAP - неконфигурируемая область, содержащая процессор ARM®, систему ARM, внутреннюю память и набор периферийных устройств.
2. MPBlock - конфигурируемая область программируемой логики, которая выполнена сугубо на основе технологии металлизированных слоев.

К примеру, на основе программируемой логики процессоров AT91CAP9S500A, AT91CAP9S250A возможно создание следующих объектов:

• AHB/APB шинный преобразователь, который создает выделенную шину APB внутри блока MPBlock
• Контроллер ПДП периферийных устройств для шины AHB
• Блок отладки на шине APB (УАПП), подключенный к контроллеру ПДП периферийных устройств
• Контроллер внутреннего ОЗУ, использующий отдельные блоки ОЗУ внутри MPBlock

Предварительное описание MPBlock Вы можете просмотреть здесь.

AT91CAP9S500A, AT91CAP9S250A

Конфигурируемый микроконтроллерный процессор

Отличительные особенности:

• Содержит ARM® Thumb® процессор ARM926EJ-S™
  • Расширение набора инструкций для цифровой обработки сигналов, технология ARM Jazelle® для ускорения исполнения Java®-инструкций
  • 16 кбайт кэш-памяти данных, 16 кбайт кэш-памяти инструкций, буфер записи
  • 220 млн. инстр. в секунду (MIPS) на частоте 200 МГц
  • Блок управления памятью
  • Встроенный модуль внутрисхемной эмуляции (ВСЭ) EmbeddedICE™, поддержка отладочного коммуникационного канала
• Дополнительная встроенная память
  • Одно внутреннее ПЗУ размером 32 кбайт с однотактным доступом на максимальной частоте синхронизации
  • Одно внутреннее статическое ОЗУ размером 32 кбайт с однотактным доступом на максимальной частоте синхронизации
• Интерфейс внешней шины (EBI)
  • EBI поддерживает Mobile DDR, SDRAM, маломощные SDRAM, статическую память, синхронные CellularRAM, NAND-флэш-память с поддержкой ECC и CompactFlash™
• Блок программируемой логики MP
  • 500 тыс. вентилей Gates/250 тыс. вентилей программируемой логик MP (на 5 металлизированных слоях) у AT91CAP9S500A, AT91CAP9S250A, соответственно
  • Десять двупортовых ОЗУ размером 512 x 36 бит
  • Восемь однопортовых ОЗУ размером 512 x 72 бит
  • Возможность подключения к до 3 AHB-мастерам и до 4 AHB-подчиненным устройствам
  • До 7 входов AIC прерываний
  • До 4 аппаратных интерфейса подтверждения по каналам ПДП
  • Линии задержки для DDR-интерфейса
  • Полная поддержка соединения UTMI+
  • До 77 выделенных линий ввода-вывода
• Контроллер ЖКИ
  • Поддержка пассивных и активных дисплеев
  • До 24 бит на пиксель в режиме TFT, до 16 бит на пиксель в цветном режиме STN
  • До 16 млн. цветов в режиме TFT, разрешающая способность до 2048x2048
• Интерфейса приемника изображения
  • Внешний интерфейс ITU-R BT. 601/656, программируемая кадровая частота захвата изображения
  • 12-разр. интерфейс данных для поддержки высокочувствительных датчиков
  • SAV и EAV синхронизация, траки предварительного просмотра с масштабированием, в формате YCbCr
• Два полноскоростных OHCI хост-порта USB 2.0 (12 Мбит/сек)
  • Два встроенный трансивера
  • Встроенные буферы FIFO и выделенные каналы ПДП
• Порт высокоскоростного устройства USB 2.0 (480 Мбит/сек)
  • Встроенный трансивер, встроенное конфигурируемое двухпортовое ОЗУ размером 4 кбайт
  • Встроенные буферы FIFO и выделенные каналы ПДП
  • Встроенный физический интерфейс UTMI+
• Ethernet MAC 10/100 Base T
  • Интерфейс MII или RMII
  • 28-байтные буферы FIFO и выделенные каналы ПДП для приема и передачи
• Многослойная шинная матрица
  • Двенадцатислойная 32-разр. матрица, которая позволяет добиться суммарной производительности передачи данных внутри кристалла 38.4 Гбит/сек на тактовой частоте 100 МГц
  • Опция выбора режима загрузки, поддержка команды "Remap"
• Полностью интегрированный системный контроллер, в т.ч.:
  • Контроллер сброса, контроллер отключения
  • Четыре 32-разр. регистра (16 байт) с резервным питанием
  • Тактовый генератор и контроллер управления потреблением
  • Расширенный контроллер прерываний и блок отладки
  • Интервальный таймер, сторожевой таймер и таймер реального времени
• Контроллер сброса (RSTC)
  • Выполнен на основе двух схем сброса при подаче питания, схеме идентификации источника сброса и управления выходом сброса
• Контроллер отключения (SHDC)
  • Программируемое управление выводом отключения и схема возобновления работы
• Тактовый генератор (CKGR)
  • Маломощный генератор частотой 32768 Гц с резервным питанием
  • Встроенный генератор частотой 8…16 МГц
  • Две схемы ФАПЧ для синтеза частот до 240 МГц
  • Одна схема ФАПЧ для синтеза частоты 480 МГц, необходимой для работы USB-портов
• Контроллер управления потреблением (PMC)
  • Режим работы со сверхнизкочастотной синхронизацией, возможности программной оптимизации потребляемой мощности
  • Четыре программируемых внешних тактовых сигнала
• Расширенный контроллер прерываний (AIC)
  • Индивидуальное маскирование, восемь уровней приоритетов, векторизованные источники прерываний
  • Два источника внешних прерываний и один источник быстродействующего прерывания, защита от ложных прерываний
• Блок отладки (DBGU)
  • 2-пров. УАПП и поддержка отладочного коммуникационного канала, программируемое предотвращение доступа со стороны ВСЭ
• Интервальный таймер (PIT)
  • 20-разр. интервальный таймер + 12-разр. интервальный счетчик
• Сторожевой таймер (WDT)
  • 16-разрядный однократно-программируемый, защищенный ключом оконный 16-разр. счетчик, тактируемый низкочастотным генератором
• Таймер реального времени (RTT)
  • 32-разрядный циклический счетчик с резервным питанием, тактированием низкочастотным генератором и 16-разрядным предделителем
• Четыре 32-разрядных контроллера параллельного ввода-вывода (PIOA, PIOB, PIOC и PIOE)
  • 128 программируемых линий ввода-вывода, мультиплексированных с двумя периферийными устройствами ввода-вывода)
  • Возможность генерации прерывания по изменению состояния на любой из линий ввода-вывода
  • Раздельная конфигурация: открытый сток, подтягивающий к плюсу резистор и синхронизированный выход
• Контроллер ПДП (DMAC)
  • Функционирует как мастер шинной матрицы
  • Содержит 4 однонаправленных канала с программируемым приоритетом, генерацией адреса, буферизацией канала и управлением
  • Поддержка четырех внешних запроса ПДП и четырех внутрениих запроса ПДП со стороны внутреннего блока программируемой логики (MPBlock)
• 22 канальный контроллер ПДП периферийных устройств (PDC)
• Один 2.0A и 2.0B-совместимый CAN-контроллер
  • 16 программируемых почтовых ящиков для сообщений, 16-разрядный счетчик временного интервала
• Два интерфейса MMC-карты (MCI)
  • Совместимость с SDCard/SDIO и MultiMedia™ картами (версия 3.31)
  • Автоматическое у правление протоколом и быстродействующая автоматическая передача данных с помощью PDC
• Два контроллера синхронной последовательной связи SSC
  • Раздельные сигналы синхронизации у каждого приемника и передатчика
  • Поддержка интерфейса I2S, поддержка мультиплексирования с разделением по времени
  • Возможность высокоскоростной передачи непрерывных потоков 32-разрядных данных
• Один контроллер AC97 (AC97C)
  • Один 6-канальный аналоговый входной интерфейс AC97, назначение слотов
• Три универсальных синхронных/асинхронных приемо-передатчика (УСАПП)
  • Отдельный генератор скорости связи, инфракрасная IrDA® модуляция/демодуляция, Манчестер-кодирование/декодирование
  • Поддержка смарт-карт ISO7816 T0/T1, аппаратное подтверждение установления связи, поддержка RS485
• Два ведущих/подчиненных последовательных интерфейса SPI
  • 8…16-разр. программируемая длина данных, четыре выхода выбора внешних микросхем
  • Синхронная передача данных на скорости до 90 Мбит/сек
• Один трехканальный 16-разр. таймер-счетчик
  • Три внешних входа синхронизации, две линии ввода-вывода общего назначения в каждом канале
  • Два ШИМ-генератора, режим захвата/генератора импульсов, возможность двунаправленного счета
• Один четырех канальный 16-разр. ШИМ-контроллер (PWMC)
• Один двухпроводной интерфейс (TWI)
  • Поддержка ведущего и подчиненного режима, поддержка всех двухпроводных ЭСППЗУ Atmel
• Граничное сканирование в соответствии с IEEE 1149.1 JTAG на всех линиях цифрового ввода-вывода
• Требуемые напряжения питания:
  • 1.08В…1.32В для VDDCORE и VDDBU
  • 3.0В…3.6В для VDDOSC, VDDPLL и VDDIOP0 (ввод-вывод периферийных устройств)
  • программируемое 1.65В…1.95В или 3.0…3.6В для VDDIOP1 (ввод-вывод периферийных устройств) и для VDDIOM (ввод-вывод памяти) и VDDIOMPP/VDDIOMP (ввод-вывод программируемой логики)
• Доступность в 324- и 400-выводных RoHS-совместимых корпусах LFBGA

Структурная схема:

Общее описание:

Семейство AT91CAP9S500A, AT91CAP9S250A представляет собой интеграцию процессора ARM926EJ-S с быстродействующими ПЗУ и СОЗУ, а также широким диапазоном периферийных устройств. Интегрирование до 500 тыс. вентилей программируемой логики делает AT91CAP9S500A, AT91CAP9S250A идеальной платформой для создания специфических устройств.

AT91CAP9S500A, AT91CAP9S250A содержит порт высоскоростного устройства USB, 2 хост-порта USB OHCI, контроллер ЖКИ, 4-канальный контроллер ПДП и один интерфейс приемника изображения. Кроме того, в состав процессоров входит ряд стандартных периферийных устройств, в т.ч. УСАПП, SPI, TWI, таймер-счетчики, ШИМ-генераторы, интерфейс MMC-карт памяти и контроллер CAN.

AT91CAP9S500A, AT91CAP9S250A выполнен по архитектуре 12-слойной матрицы, которая позволяет добиться высокой скорости внутренней передачи данных по 12 32-разрядным шинам. Наличие интерфейса внешней шины (EBI) позволяет подключаться к широкому числу запоминающих устройств.

Первое исполнение AT91CAP9S500A, AT91CAP9S250A размещено в 400-выводном корпусе LFBGA (RoHS-совместимый). В будущем будет доступно исполнение в 324-выводном RoHS-совместимом корпусе LFBGA.

Информация для заказа:

Реклама на сайте

Последние новости

[06/02/2019] Конференция в МГТУ им. Баумана «Технологии разработки и отладки сложных технических систем» 2019

[09/05/2018] Грандиозная майская распродажа на Gearbest!

[16/05/2017] С 15 по 17 мая в магазине Gearbest проходит грандиозный флэшсейл

[10/05/2017] Так что же такое Спиннер?

[05/12/2016] Новый Год и Рождество с GearBest!

[29/09/2016] Всемирный День Интернета на GearBest