Изучаем STM32 Cortex M3

[STM32F0]

На двух таймерах. Смотрите
AN2592 Application note
How to achieve 32-bit timer resolution using the link system in STM32F10x microcontrollers

[Impartial]

Должно получиться.
В регистр ARR - период/2
В регистры сравнения на 90 ... сдвинутый эквивалентный код.
Выхода сравнений в режим переключения (togle).

[pambaru]

Примерно усек. Но это если сами импульсы перекрываются, как на картинке стр. 15 AN2592.
А если импульсы очень коротки, т.е. их длительность значительно менее полупериода и задержек между фазами, они никак между собой не перекрываются. Т.е. toggle mode уже не пройдет, т.к. задержка между импульсами значительно больше их длительности.
Получается в этом случае уже не сделать?

[Impartial]

STM32F103 + USB + USB-FS, CDC. часто все подвисает наглухо от импульсных помех. Незнаю как диагностировать куда все это дело вываливается.

Проконтролируйте прерывание обработки автомата состояний юсб.
Начните с SOF.
Обычно при сбое нужно все перезапускать как при сбросе. Отловить сбой можно по сбою автомата состояний. Им управляет хост.

[Impartial]

реализовать аппаратно на одном таймере 4 выхода, одинаковые прямоугольники, сдвинутые по фазе на 90 градусов относительно друг друга

Вы же сами такую задачу поставили.

А если импульсы очень коротки, т.е. их длительность значительно менее полупериода и задержек между фазами, они никак между собой не перекрываются.

Это уже совсем другая задача.
Чем нужно управлять?

[pambaru]

Вы же сами такую задачу поставили.

Я не говорил, что импульсы перекрываются. Я писал, что сдвиг фаз 90 град., импульсы прямоугольные. А перекрытие может быть, а может и не быть (короткие импульсы).

[STM32F0]

Да можно попробовать и на одном таймере, через DMAR.

[STM32F0]

Попробовал, работает через DMAR. Т.е. таймер и ДМА по переполнению, крутится само, без вмешательства. Оно?

[pambaru]

Да, то что надо!
А теперь, поясните, плз, верно ли я понял,
1. DMA конфигурируем на запись из буфера памяти в DMAR, кольцевой режим. В буфере лежат значения регистров CCR1 - CCR4, 4x4=16 значений.
2. Выставляем в DIER таймера биты CC1DE - CC4DE.
3. В DCR выставляем трансфер в 4 слова и адрес CCR1.
4. Запускаем все это хозяйство.

Теперь по каждому событию capture compare у нас прописываются новые CCRx и видим то, что нужно
Верно?

[STM32F0]

1. DMA конфигурируем на запись из буфера памяти в DMAR, кольцевой режим. В буфере лежат значения регистров CCR1 - CCR4, 4x4=16 значений.

Да.

const uint16_t Duty_Cycle_Table[] = 
{
//  CCR1 CCR2 CCR3 CCR4
    
     50,   0,   0,   0,
      0,  50,   0,   0,
      0,   0,  50,   0,
      0,   0,   0,  50    
};

2. Выставляем в DIER таймера биты CC1DE - CC4DE.

Нет. Только лишь

TIMx-›DIER  |= TIM_DIER_UDE;   // Update DMA request enable

3. В DCR выставляем трансфер в 4 слова и адрес CCR1.

Не адрес, а смещение

TIMx-›DCR = ((4 - 1) ‹‹ 8) + (((uint32_t)&TIMx-›CCR1 - (uint32_t)&TIMx-›CR1) ›› 2);

А в счётчик ДМА занести 16.

DMA_TIM_DMAR-›CNDTR = 16;        // DMA channel x number of data register

4. Запускаем все это хозяйство.

Да, сначала ДМА, потом таймер.

Теперь по каждому событию capture compare у нас прописываются новые CCRx и видим то, что нужно

Нет.

по переполнению

Т.е. частота выходного сигнала в 4 раза меньше. И не забыть включить прелоад.

TIMx-›CCMR1 |= (TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1PE); // PWM Mode1
TIMx-›CCMR1 |= (TIM_CCMR1_OC2M_1 | TIM_CCMR1_OC2M_2 | TIM_CCMR1_OC2PE); // PWM Mode1    
TIMx-›CCMR2 |= (TIM_CCMR2_OC3M_1 | TIM_CCMR2_OC3M_2 | TIM_CCMR2_OC3PE); // PWM Mode1    
TIMx-›CCMR2 |= (TIM_CCMR2_OC4M_1 | TIM_CCMR2_OC4M_2 | TIM_CCMR2_OC4PE); // PWM Mode1