Изучаем STM32 Cortex M3

[NewWriter]

Кстати, я год назад когда запускал пиксельные линейки светодиодов, тоже столкнулся с проблемой лишних импульсов на F103. Разбираться не стал, просто сделал на F030 и не парился.

[sat_art]

в данном случае без разницы, пишем прямо в TIMER-›CCRx или через TIMER-›DMAR - ведь обновляется единственный канал таймера

Позволю себе не согласиться. Наличие такого режима и регистра TIMER-›DMAR подразумевает какую то логику и последовательность передачи данных между ДМА и регистром таймера. А соответственно какую то (пусть и минимальную но) задержку.

Дальше

DMA должен успеть сделать трансфер ПАМЯТЬ-›CCRx таймера до начала нового периода (на CCRx разрешена предзагрузка).

До события update event, так как по нему

TIMx_CCR1 preload value is loaded in the active register at each update event.

происходит обновление регистра из прелоада. И в этот же момент запускается передача по ДМА в прелоад регистр. Вот тут какая то коллизия и происходит. Если же использовать compare event то это событие уже будет отлично от update event по времени.

И мне непонятно выражение

там появляется проблема на относительно низких тактовых частотах

А какая разница высокая или малая частота если источник тактирования для всех один?

[sat_art]

И так давайте по порядку.
Таймер считает вверх. Событие update event возникает в конце периода таймера при изменении счетчика из макс в 0.
В этот же момент начинается передача по ДМА и происходит обновление регистра CCR из прелоада. Что произойдет быстрее?

[sat_art]

Если же CCR отличен от нуля. То событие compare event для данного периода работы таймера произойдет раньше события update event и корректно (заранее до наступления события update) изменит значение прелоад регистра.

[sat_art]

Если же CCR отличен от нуля.

Если же равен нулю. То событие compare event наступает сразу же за событием update event. Только update event с прошлого периода таймера а compare event с текущего.

[sat_art]

В этот же момент начинается передача по ДМА и происходит обновление регистра CCR из прелоада.

Хочу уточнить, что обновление регистра CCR должно стать актуальным для наступающего периода таймера.
То есть оно обязательно должно обновиться. И вот если по какой то причине оно не обновится (а причина одна - CCR перезаписался из прелоада быстрее чем прелоад по ДМА) и появляются лишние импульсы. Так как прелоад обновился (и соответственно на следующий период он передастся в CCR).

[NewWriter]

sat_art, чой-то вы сами себе отвечаете то?

[sat_art]

NewWriter, так получилось

[j-Roger]

(а причина одна - CCR перезаписался из прелоада быстрее чем прелоад по ДМА)

Так да, по-любому CCR перепишется из прелоада быстрее, чем ДМА обновит прелоад - у ДМА больше телодвижений: ведь нужно получить запрос, пройти арбитраж, считать значение из источника и записать его в регистр, а это такты, такты, такты.. И в случае CCR › 0 момент инициации DMA request по compare event приближается к наступающему update event, и этих тактов может не хватить. Если CCR = 0, то в данном случае события compare event и update event можно считать эквивалентными для инициации DMA request.

А какая разница высокая или малая частота если источник тактирования для всех один?

Ну там я не очень ясно выразился.
Имелось ввиду соблюдение довольно жестких таймингов для WS28xx при разных тактовых частотах МК (для простоты было принято AHB=APB1=APB2) : 8, 10, 12, 16, 24MHz.

Вот небольшая сводка для F103 и F030 при работе на 8MHz,
код и данные в RAM, TIM_ARR=8, TIM_PSCR=1, CCR=3 и 6 для T0H и T1H:


На частоте 12 MHz при любых значениях DMA request (burst feature тут никак не влиял) :
На F103 уже не было засветки лишних пикселов, только искажения цветов.
На F030 полный порядок

На 16 MHz уже все нормально и для F103.

[sat_art]

И в случае CCR › 0 момент инициации DMA request по compare event приближается к наступающему update event, и этих тактов может не хватить.

Да так оно и есть.
Понятно, что в данном конкретном случае, все равно когда (на каком периоде таймера) начнут появляться импульсы на выходе таймера.
Но если играться с точным кол-вом импульсов и правильным формированием длительности этих импульсов, то обновлять прелоад регистр нужно в течении текущего периода таймера, для того что бы он обновил CCR в следующем наступающем событии упдейт для следующего периода таймера.

Я, честно говоря, не совсем понимаю смысл игр с частотами для формирования 400nS импульсов. 103 позволяет на внутреннем генераторе 64Мгц, смысл опускать частоту? Сэкономить несколько мА, когда светодиод жрет на порядок больше.
125 наносекунд на такт при 8Мгц тактовой, и такой частотой пытаться сформировать 400 наносекундный импульс - извращение. Накладные расходы ДМА все съедают.

Ну а то что 103 внутри гавно, то и так понятно.