обработка одновременных прерываний в STM32

[NewWriter]

AFIO-›EXTICR [13››0x02]

Я говорю - что это??

[serb-radio]

вообще не понял, че это??

3 элемент массива

[индюк]

3 элемент массива

Это безумный бред. Что там смещение делает?

[NewWriter]

Аа, это он так номер массива вычисляет. В принципе, если число 13 сдвинуть на 2 позиции вправо, то получится 3. Вроде как правильно. Окей. В принципе работает.
Просто на вид сама запись 13 ›› 0x02 смотрится сумасшедше - "смешались люди, кони" - смесь десятичной и шестнадцатеричной - жуть.

Надо проверить, вообще возникает ли прерывание от того PD13?

[ritmauto]

поясню для наглядности
вот так:

___/ \___
___________/ \____
оба прерывания обрабатываются правильно. одно за другим.


а вот так:

___/ \____
___/ \____
только одно.

Т.е. при выходе из первого обработчика не происходит переход на вектор второго прерывания. Как будто сбрасывается флаг где-то, или он даже не выставлялся.

[dgrishin]

А в обработчике прерывания в сбрасываете pending bit только своего прерывания ??

Например так EXTI-›PR = EXTI_PR_PR0; - для EXTI0

[serb-radio]

Сбрасывается бит только своего прерывания

[NewWriter]

Ну а в регистре NVIC_ISPR1 бит 8, отвечающий за номер 40 прерывания - устанавливается ли?

[serb-radio]

а разве автоматически прерывания в очередь не переводятся

[serb-radio]

пробовал менять субприоритеты прерываний, ничего не помогает, мож чего скажите:

NVIC_InitTypeDef  NVIC_InitStructure;
	
	NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2);

  NVIC_InitStructure.NVIC_IRQChannel =  EXTI3_IRQn;
  NVIC_InitStructure.NVIC_IRQChannelPreemptionPriori  ty = 0x03;
  NVIC_InitStructure.NVIC_IRQChannelSubPriority = 1;
  NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
  NVIC_Init(&NVIC_InitStructure);

  NVIC_PriorityGroupConfig(NVIC_PriorityGroup_4);
  NVIC_InitStructure.NVIC_IRQChannel = EXTI15_10_IRQn;
  NVIC_InitStructure.NVIC_IRQChannelPreemptionPriori  ty = 0x03;
  NVIC_InitStructure.NVIC_IRQChannelSubPriority = 5;
  NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
  NVIC_Init(&NVIC_InitStructure);


	// capt0
		//AFIO-›EXTICR [13››0x02] |= AFIO_EXTICR4_EXTI13_PD;
		AFIO-›EXTICR [3] |= AFIO_EXTICR4_EXTI13_PD;
//		EXTI-›IMR |= EXTI_IMR_MR13;		
//	EXTI-›RTSR |= 	EXTI_RTSR_TR13; 
		EXTI-›FTSR |= 	EXTI_FTSR_TR13; 



	// capt7	
		//AFIO-›EXTICR [3››0x02] |= AFIO_EXTICR1_EXTI3_PD; 
		AFIO-›EXTICR [0] |= AFIO_EXTICR1_EXTI3_PD; 
	//	EXTI-›IMR |= EXTI_IMR_MR3;	
//	EXTI-›RTSR |= 	EXTI_RTSR_TR3; 
		EXTI-›FTSR |= 	EXTI_FTSR_TR3; 

	//NVIC_EnableIRQ (EXTI0_IRQn);
	//NVIC_EnableIRQ (EXTI1_IRQn);
	//NVIC_EnableIRQ (EXTI2_IRQn);
	NVIC_EnableIRQ (EXTI3_IRQn);
	//NVIC_EnableIRQ (EXTI4_IRQn);
	//NVIC_EnableIRQ (EXTI9_5_IRQn);
	NVIC_EnableIRQ (EXTI15_10_IRQn);