TWI - Страница 2

LDZ · 30.12.2006, 01:07

А это из даташита.

-- Прилагается рисунок: --

LDZ · 30.12.2006, 02:05

Вообщем то конкретный вопрос такой: полноценный ли в 8 меге аппаратный I2C? Поддерживает ли он задержку клока при передаче команд устройству с более медленной шиной?

mike18 · 30.12.2006, 03:41

Не вполне владею инструментами протеуса, поэтому прошу извинить за следующие наводящие вопросы и уточнения, надеюсь, они помогут решить Вашу задачу.
1. Проблемы с отладкой связи с устройством наблюдаются в протеусе или в реальном железе? В протеусе случается не 100% соответствие имитации работы реальных микросхем.
2. В прилагаемом рисунке S-старт условие, P-стоп условие, Sr-опечатка?, N - ACK ведомого и лог. 0 ???
Согласно протоколу I2C, при операции записи в ведомое устройство, ACK, логическим нулём, формирует ведомый. При операции чтения из ведомого (не путать с записью команды чтения), ACK, логическим нулём, формирует ведущий. Ведущий формирует NACK логической единицей после приёма последнего байта от ведомого, перед выдачей стоп условия. Ведомый, в моменты своей неготовности к обмену, может удерживать сигнал шины CLK в 0, ведущий, при этом, должен ожидaть перехода сигнала CLK из 0 в 1. MSP 34x0G, судя по описанию, может удерживать этот сигнал в нуле до 1 мСек при каждом обращении к физическому адресу устройства (записи - чётн. адр. или чтения - адр.+1).
3. Установлены ли в схеме PullUp резисторы в цепях CLK и DTA?
4. Как инициализированы линии TWI?
На шине I2C активны только нулевые уровни сигнала, единица - только через PullUp. Поэтому предельная скорость шины взаимосвязана с длиной соединительных проводников, ёмкостью и индуктивностью монтажа и номиналом этих резисторов.
5. Шина I2C тактируется с меньшей частотой чем 1МГц (это максимально допустимая величина для шины I2C в MSP 34x0G)?

С уважением, Mike18.

mike18 · 30.12.2006, 03:52

Сообщение от LDZ

Вообщем то конкретный вопрос такой: полноценный ли в 8 меге аппаратный I2C? Поддерживает ли он задержку клока при передаче команд устройству с более медленной шиной?

Извините, отстал с ответом на два сообщения пока с предыдущим разбирался

. Про Мегу, к сожалению, ничего сказать не могу. Обстоятельства сложились так, что применять не доводилось. По-идее, шина I2C, изначально асинхронная, и ведущий должен для продолжения тактирования дождаться перехода CLK из 0 в 1, думаю, что даже такты пустые может при этом пропускать. Скорость на шине I2C, реально, всегда ниже установленной (и настроенной) в контроллере из-за влияния переходных процессов (задержка перехода CLK из 0 в 1 при заряде ёмкости этой цепи через PullUp резисторы; интервал следования CLK из-за этого, даже от такта к такту, может отличаться). По крайней мере у контроллеров Microchip это происходит именно так.

С уважением Mike18.

LDZ · 30.12.2006, 14:52

Что есть: 1. протеус, MSP в нем нет, линии в воздухе, поэтому дебуггер и показывает S-Sr-NACK. 2. реальное устройство с данной микрухой. При снятии лога четко видно, что 0 на клоке шире 1 - т.е. MSP реально тормозит клок до ,примерно 45Кгц. 3. моя мега подключается к MSP посредством шлейфика длинной около 40 см. Дороги к родному процу отпаяны. На шине внешние резюки 3к3 на +5в. Торможения клока не заметил. Скорость пробывал разную. АСК есть - смотрел цифровым осцилком, вычитывал в меге регистр TWSR. В этом месте все пучком. А вот на команды MSP реагировать не хочет.

mike18 · 30.12.2006, 20:12

Сообщение от LDZ

... А вот на команды MSP реагировать не хочет.

Вы не пробовали выполнить примеры минимальных кодов инициализации из раздела 3.5 даташита MSP?

LDZ · 30.12.2006, 23:08

Посылал ему и это. Хотя в реальном устройстве при регулировке громкости среди всех посылок на 80й адрес идет одна - именно на громкость. Без всяких софтресетов и прочего.

mike18 · 31.12.2006, 03:00

Допускает ли установленное состояние выводов RESETQ, STANDBYQ, TESTEN и ADR_SEL управление MSP? Имеется ли необходимая генерация на выводах XTAL_OUT и XTAL_IN? Соблюдаются ли необходимые условия работы шины (см. 4.6.3.4. I2C-Bus Characteristics и Fig. 4–25: I2C bus timing diagram в даташит MSP)?
У ATMEL имееттся ещё один пример реализации ведущего I2C (AVR315). Вот ссылка на перевод этого AN: http://www.gaw.ru/html.cgi/txt/app/m...avr/AVR315.htm

С уважением, Mike18.

LDZ · 31.12.2006, 13:00

Выводы в рабочем состоянии. ADR - на 80,81(земля).
Кварц генерит. По поводу тайминга. Я так понимаю, что они заложены уже в железо и изменить их нельзя. Сомнения только в Data Hold Time - min 55ns у МSР и
0-3.45us у меги. Хотя главное условие - неизменное состояние шины данных остается. Принцип работы TWI также описан в даташите. Он и используется в апноутах.
Разве имеет значение каким образом данные попадут в регистр TWDR?