[Решено] Кто работал с мультиплексорами?

[WXXXW1]

интересно...А может регистр на выходе даже правильнее будет?И ещё вопрос,а трёх разрядные сумматоры бывают?я в 561й серии таких не увидел. Вот похожий кодер,по принципу такой же.

[mvkarp]

Для общего понятия посмотрите, пожалуйста, сканы их справочника. Извините, более подробного описания под рукой нет.
Размер, правда, большой. Если канал слабый, свистните, что-нибудь придумаю.

[mvkarp]

Ранее не обратил внимания. У Вас на функциональных схемах нарисованы окружности с плюсиками внутри. Так на схемках обозначаются "Сумматоры по модулю 2", называемые еще "Элемент, исключающий ИЛИ", что и подписано в схемке поста #31.
Это нечто другое, чем просто сумматор. Обратитесь к логическим элементам К561ЛП2. В отличие от полусумматора у них нет выхода переноса (переполнения).

[WXXXW1]

А в моём случае это как будет выглядеть на примере К561ИМ1?
Просто я считал, что 1+1=0 Сейчас читаю - никак не вникну , завтра буду опять разбираться на свежую голову
Да, нужны именно сумматоры по модулю 2!
Теперь всё встаёт на свои места!!!Спасибо вам!А как, в таком случае, можно суммировать три бита с регистра?

[mvkarp]

Просто я считал, что 1+1=0

Есть два однобитных сигнала. А и Б. Если их начать складывать, на выходе В будет следующее:
0 + 0 = 0 (0)
0 + 1 = 1 (1)
1 + 0 = 1 (1)
1 + 1 = 2 (10)
Ответ слева - в десятичной системе, в скобках - в двоичной. Как видите, в последнем случае для описания суммы необходимо иметь два выхода. Т.е. единичка - это уже более старший разряд числа. Поэтому она, как флаг переполнения младшего разряда, должна учитываться в старшем разряде.
В сумматорах по модулю 2 этот флаг не формируется и не учитывается далее в схеме. Подобное решение было в схеме поста 10, где сумматоры HS просто не учитывали выход переноса P и работали по схеме Исключающее ИЛИ (Сумматор по модулю 2).
Теперь что-то прояснилось?

Применительно конкретно к Вашей теме нужно задуматься, каким образом кодируем сигнал, для чего это вообще нужно, каким образом этот сигнал потом раскодировать.
Я так понимаю, информацию мы терять не должны. Т.е. простая речь преобразуется в цифру, кодируется (от врагов) и выдается на передатчик.

К сожалению, не помню уж теории кодирования, много годиков улетело. Но в памяти остались схемы с применением именно сумматоров по модулю 2.

Так что обратитесь к теории, а уж микросхемки подобрать и схемку сварганить труда, думаю, не составит.

[mvkarp]

WXXXW1
Зайдите на страничку http://www.mobilitus.org.ua/?p=249. Что-то мне подсказывает, что это Ваша тема.
Я обращал внимание на Ваши слова, что "Это собственно говоря канальный кодер,используемый в стандарте GSM".
Вдруг поможет?

[WXXXW1]

вот то, что я пока наработал

[mvkarp]

В реальной обстановке схема нерабочая.
Сдвиг данных с речевого кодера производится импульсами тактового генератора самого кодера, переключение каналов мультиплексора - отдельным тактовым генератором.
Даже если умудриться идеально точно подобрать их частоты, фазы будут не совпадать, что пойдет на передатчик - непредсказуемо.
Вдобавок где-то Вы упоминали, что на вход схемы поступают данные с частотой 13 кГц, а на выходе должны получить 22,8 кГц. Опять непопадалово. Давайте уточнять. Или на входе частота 11,4 кГц?

[mvkarp]

Давайте рассмотрим схему, приведенную на первом рисунке. Пояснения к ней на втором рисунке и в прикрепленном файле.

[WXXXW1]

Спасибо,большое.Вы правы!А схему генератора какую взять посоветуете(на какой микросхеме лучше)?ту что я рисую работать будет?И ещё... Читали-читали,дочитались...Скорость информации 9,45 кбит/с на входе,18,9 кбит/с на выходе....

О скорости. Будем считать что подается меандр (для начала). Значит за период пройдут 0 и 1, т.е. имеем скорость 2 бита/ед времени Теперь исходим из того что нужна скорость передачи 22800. Зная что за период передаем 2 бита, получим частоту 22800/2=11400 периодов. Учитывая что бод = 1 бит/с, получаем 11400 имп/с.(грубо Гц)

То есть, получается теперь 9450 Гц на выходе мультиплексора,следовательно, 4725 Гц - на регистре.