Портативные осцилографы - своими руками

[ВитГо]

у меня получилось !!!


я сделал еще одну частоту в противофазу основной
и квартус разрешил мне работать с ней в posedge
то есть фактически это negedge для основной частоты !!

так что теперь в проекте я могу работать и по posedge внешней частоты так и по negedge !! (если написать один сигнал в двух вариантах фронта - то получал ошибку)

максимальная частота захвата сейчас 150 мгц !

жаль что АЦП на такие частоты наверно будут дорогие..
так что я наверное остановлюсь на 100 мгц..

причем хочу попробовать подключить в параллель два канала АЦП с 100 msps но с разными фазами управления - по идее общая частота должна получиться 200 msps (я правильно думаю ?)

кстати, вопрос на засыпку - а как делается предделитель входной частоты на verilog'e?
хочу иметь возможность задавать как минимуи 15ти битный предделитель частоты (для наблюдения за медленными сигналами) - но как только в проекте начинаю уменьшать 15-16ти битный регистр счетчика быстродействе сразу падает до 70-80 мгц (со 150 !!)

и еще один вопрос - как делать синхронизацию ? есть какие нить наработки ?
плис читает вход и ждет нужного уровня или лучше железную реализацию ожидания уровня ?
какую еще синхронизации можно сделать на плис ?

[MisterDi]

у меня получилось !!!

Поздравляю я в этом не сомневался

жаль что АЦП на такие частоты наверно будут дорогие..
так что я наверное остановлюсь на 100 мгц..

хочу попробовать подключить в параллель два канала АЦП с 100 msps но с разными фазами управления - по идее общая частота должна получиться 200 msps (я правильно думаю ?)

Совершенно верно. Там конечно нужно тщательно выверять линии тактирования АЦП, но идея используется достаточно широко. Видел как китайцы ставили 4 АЦП со сдвигом фаз на 90 градусов, но ИМХО это уже изврат. Поучается не прибор, а показометр.

кстати, вопрос на засыпку - а как делается предделитель входной частоты на verilog'e?
хочу иметь возможность задавать как минимуи 15ти битный предделитель частоты (для наблюдения за медленными сигналами) - но как только в проекте начинаю уменьшать 15-16ти битный регистр счетчика быстродействе сразу падает до 70-80 мгц (со 150 !!)

насколько я понял, Вы хотите снизить частоту выборок, чтобы в память поместился более длительный интервал. В больших приборах для этого используют т.н. дециматор - устройство использующее цифровой фильтр и формирующее поток меньшей интенсивности. В простейшем случае вместо всех отсчетов АЦП берут только некоторые - каждый второй/третий..../..надцатый. При этом конечно может возникнуть проблема т.н. алиасов, когда происходит нарушение теоремы Котельникова, но если есть голова на плечах - вполне нормально. Т.е Вам, нужно сделать так, чтобы счетчик адресов переключался не на каждом такте, а имелась возможность пропуска тактов. Обычно это делается сигналом разрешения счета. При тактовой 100МГц максимальный объем пропуска не стоит делать больше 256. Посмотрите в проекте на МАХ-2, там отдельный счетчик, выход переполнения которого используется для формирования импульсов разрешения счета адреса и семплов.

и еще один вопрос - как делать синхронизацию ? есть какие нить наработки ?
плис читает вход и ждет нужного уровня или лучше железную реализацию ожидания уровня ?
какую еще синхронизации можно сделать на плис ?

Синхронизацию можно делать или аналоговую или цифровую. Для аналоговой нужен компаратор с регулируемым порогом срабатывания. Для цифровой - схема сравнения. По-любому синхросигнал сначала пропускается через 2 последовательных триггера для выделения фронта и получения сигнала начала работы. Основу схемы синхронизации составляет 2-х разрядный автомат состояний, переходы которого определяются сигналами старта захвата данных, импульсом синхронизации, сигналом окончания счета.

P.S. Используйте HEX-формат для отображения данных - получится гораздо нагляднее. 0100 - читается лучше, чем 256

[ВитГо]

А AD8132 потянет сигнал на 100 мгц ? (смотрю в сторону вашей входной аналоговой цепи из DSO)
а вместо AD9057 поставить AD9283-100 (который на 100 мгц)...

[MisterDi]

100Мгц там не нужно, достаточно 50, реально нужно обеспечить работу до 30-35МГц. Аналоговая часть там не очень. Сделана была в самом начале, много нюансов тогда не знал. поэтому не учитывал. Сегодня гораздо лучше зарекомендовала себя схема на AD8065/8066, как у китайцев. Вместо AD603 с регулировкой усиления ШИМом, лучше брать что-то по-старше с цифровой регулировкой усиления. Т.к. из-за плавания напряжения питания от температуры сложно добиться стабильности коэффициента усиления и смещения. "Плавающий" ноль это не сильно страшно, можно ручками откорректировать, а с температурной нестабильностью усиления практически справится нельзя. Только прогрев до рабочей температуры или встроенный источник для калибровки.

вместо AD9057 поставить AD9283-100

Правильное решение! (с)

[ВитГо]

а с цифровой регулировкой усиления это например какие ?

[ВитГо]

получилась частота такта 100 мгц, и частота записи в SRAM 50 мгц
в принципе получилось и адрес выдавать раньше сигнала RAM_WR и RAM_CS выдавал вместе с RAM_WR
но потом перешел к inout шине данных и опять все параметры поплыли

сейчас получаю задержку RAM_CS относительно RAM_WR (см. вложенный файл) причем раньше все было синхронно, и код генерирующий эти сигналы я не трогал !

сигналы RAM_CS и RAM_WR определяются одновременно в следующем блоке:

always @(negedge clk_adc1)      // управление сигналом ram_wr и ram_cs ---------------------------------------
begin
   if (adc_capt==1)      
      case (clk_phase)
         0: begin
              ram_cs_capt‹=0;
              ram_wr_capt‹=0;
              clk_phase‹=1;
            end
         1: begin
              reg_adr_wr[18:0]‹=reg_adr_wr[18:0]+1; // приращение адреса для записи                                            
              ram_cs_capt‹=1;
              ram_wr_capt‹=1;
              clk_phase‹=0;
            end
      endcase
  else reg_adr_wr[18:0]‹=0; // если сканирование остановлено - сбросим счетчик адреса записи в ноль      
end

сами сигналы появляются на выводах ram_cs и ram_wr таким образом:

output wire              ram_wr;             // сигнал записи SRAM
reg                       ram_wr_capt;                             // при  захвате
reg                       ram_wr_read;                             // при чтении
assign                ram_wr= adc_capt ? ram_wr_capt : ram_wr_read;

output wire            ram_cs;             // сигнал выбора SRAM
reg                       ram_cs_capt;                             // при захвате
reg                       ram_cs_read;                             // при чтении
assign                ram_cs= adc_capt ? ram_cs_capt : ram_cs_read;

сигнал adc_capt = 1 когда работает захват данных с АЦП, соответственно по нему отдаются wr и rd либо от блока захвата либо от блока чтения
соответственно сигнал adc_capt длящийся, то есть выставляется в "1" и длиться пока не будут захвачены все 256к SRAM

откуда задержка у сигнала RAM_CS ?

p.s. вместо линии CS микрухи SRAM к сигналу RAM_CS наверное подключу OE

вот результаты симуляции http://vg.ucoz.ru/temp/2012-09-24-01.gif

[MisterDi]

с цифровой регулировкой усиления это например какие ?

Посмотрите тут.
http://www.analog.com/en/specialty-a...cts/index.html
или тут http://www.ti.com/paramsearch/docs/p...ODE_STRY_PGE_T
или у других производителей по ключу Variable Gain Amplifier

откуда задержка у сигнала RAM_CS

RAM_CS RAM_WR описаны как wire, соответственно они не тактируются. сделайте их тоже регистрами.

[executer01]

Подскажите,
Я в проекте этого осциоллографа в Квартусе перенастроил порт дисплея LCD_DATA на вход-выход, скомпиллировал. Потом перешел в Nios, проверил файл system.h, но в нем LCD_DATA_HAS_IN так и остался = 0. Как правильно перекомпиллировать конфигурацию процессора чтобы обновился system.h?

[executer01]

Никак не получается. Уже залез и в bsp editor, пересоздал директорию _BSP - но в новой папке все по-старому. Значит не обновлен *.sopcinfo файл? как его обновить из Quartus?

[executer01]

Чтото на выходных тут тихо...
Проблема такая: при прошивке конфигурации (*.sof) с портом LCD типа OUT - экран нормально работает, но, понятно, ничего с этих выходов не прочитать. При прошивке конфигурации с портом типа BiDir на экране идет шум (не работает). В программе порт инициализирую на выход
IOWR_ALTERA_AVALON_PIO_DIRECTION(LCD_DATA_BASE, 0xFFFF);
Не пойму в чем разница, ведь порт с DIRECTION=1 должен становится выходным?