С ПЛИС работаю впервые. В графическом редакторе MAX Plus. В языках VERILOG VHDL. не разбираюсь. Но уверен что вещь хорошая. Помогите пожалуйста кто может создать вот такой модуль-дешифратор 4х8 и так чтобы его можно было вставить в схему проекта(подсоединить к счётчику) если это реально.Заранее благодарен:
angen13@yndex.ru
module ???
input [3;0]???
output[7;0] ???
???
always@???
begin
case???
4'b0000; ???= 8b00001000;
4'b0001; ???= 8b00001001;
4'b0010; ???= 8b00001010;
4'b0011; ???= 8b00010010;
4'b0100; ???= 8b00010011;
4'b0101; ???= 8b00010100;
4'b0110; ???= 8b00100011;
4'b0111; ???= 8b00100100;
4'b1000; ???= 8b00100101;
4'b1001; ???= 8b01000100;
4'b1010; ???= 8b01000101;
4'b1011; ???= 8b01000110;
4'b1100; ???= 8b10000110;
4'b1101; ???= 8b10000111;
endcase
end
endmodule