Stratix II – Семейство высокопроизводительных FPGA от фирмы Altera |
|
Приборы Stratix™ II – это последние по времени выпуска FPGA высокой плотности от фирмы Altera. Построенные на основе новой и прогрессивной логической структуры, приборы Stratix II располагают, в среднем, на 50% более высоким быстродействием и более чем в два раза большей логической емкостью, чем FPGA всех предшествовавших поколений. Приборы Stratix II способны поддерживать внутреннюю тактовую частоту до 500 МГц и типовая частота, закладываемая при проектировании системы, превышает 250 МГц. Новая логическая структура позволяет разработчикам закладывать существенно большую функциональность на меньшую площадь кристалла, что способствует снижению себестоимости конечного продукта. Все это позволяет разработчикам создавать функционально законченные устройства с характеристиками и уровнем плотности схожими с ASIC, но с преимуществом сокращения времени создания законченного устройства, обеспечиваемым использованием программируемой логики.
Оптимизированные под технологический процесс с топологическими нормами 90 нм, эти приборы второго поколения обеспечивают все возможности и характеристики хорошо известного семейства Stratix FPGA. При стоимости меньшей (примерно на 40%) стоимости Stratix приборов эквивалентной плотности, приборы Stratix II предоставляют заказчикам оптимальные возможности построения применений со средними или большими объемами производства.
|
Достоинства приборов семейства Stratix II
| Особенности |
Преимущества |
|
Новая логическая структура |
Приборы Stratix II реализованы с новой прогрессивной логической структурой, состоящей из адаптивных логических модулей (ALM), обеспечивающих работу с большим быстродействием и большей эффективностью использования ресурсов. Включают специальные функции эффективной реализации деревьев суммирования и других комплексных арифметических функций. |
|
Высокопроизводительная
логическая матрица |
Приборы Stratix II поддерживают внутренние тактовые частоты до 500 МГц с типовым быстродействием системы свыше 250 МГц. Средняя производительность приборов Stratix II на 50% выше, чем у приборов Stratix первого поколения. |
|
Схемотехника интерфейса
внешней памяти |
Поддержка новейших интерфейсов приборов внешней памяти, включая 266-МГц DDR2 SDRAM, 300-МГц RLDRAM II и 200-МГц QDRII SRAM приборы с достаточной шириной полосы частот и количеством выводов I / O , чтобы поддерживать интерфейс с рядом стандартных 64-разрядных, 168-/144-выводных модулей памяти (DIMM). |
|
Высокоскоростные дифференциальные интерфейсы с производительностью 1 Гбит/с |
Поддержка стандартов быстродействующего I / O и быстродействующих интерфейсов типа 10-Gigabit Ethernet (XSBI), SFI-4, SPI 4.2, HyperTransport , RapidIO ™ и UTOPIA Level 4 с производительностью до 1 Гбит/с. |
|
Динамическое выравнивание фаз |
Обеспечивает максимальную целостность сигнала, упрощает разводку печатной платы (PCB) и управление синхронизацией при высокоскоростной пересылке данных. Позволяет реализовать пересылки данных с производительностью до 1-Gbps, исключая, в высокоскоростных системах обмена данными, рассинхронизацию между каналами и между каналами и сигналами тактирования. |
|
TriMatrix память |
До 9 Мбит памяти в трех блоках различных размеров с контролем четности и частотой до 370 МГц. |
|
DSP блоки |
Оптимизированы под обеспечение производительности, необходимой для быстродействующих DSP применении типа: JPEG2000, MPEG-4, 802.11x, широкополосного CDMA (W-CDMA), HSDPA и 1x ЭВ DV. Блоки DSP предоставляют до 384 умножителей 18 x 18, работающих на частоте до 370 МГц |
|
Защита проектов |
Энергонезависимая 128-разрядная AES технология шифрования проектов, предотвращающая кражу интеллектуальной собственности. |
|
Схема управления тактированием |
До 12 схем фазовой автоподстройки (PLL) и до 48 системных тактовых сигналов с такими возможностями, как: реконфигурирование PLL, тактирование «размытым» сигналом, синтез частот, программирование фазового сдвига, смещение задержек для всех внутренних и внешних потребителей сигналов тактирования. |
|
Удаленное обновление системы |
Обеспечивает возможность надежного и безопасного внутрисистемного обновления и устранения ошибок |
|
Поддержка приборов Stratix II приборами HardCopy |
Беспроблемный недорогой путь миграции к недорогим структурным ASIC HardCopy |
Приборы семейства Stratix II
|
Параметр |
EP2S15 |
EP2S35 |
EP2S60 |
EP2S90 |
EP2S135 |
EP 2 S 180 |
|
|
6240 |
13552 |
24176 |
36384 |
53016 |
71760 |
|
Эквивалентных логических элементов ( LE ) |
15600 |
33880 |
60440 |
90960 |
132540 |
179400 |
|
Блоков M512 RAM |
104 |
202 |
329 |
488 |
699 |
930 |
|
Блоков M 4 K RAM |
78 |
144 |
255 |
408 |
609 |
768 |
|
Блоков М- RAM |
0 |
1 |
2 |
4 |
6 |
9 |
|
Общее количество битов RAM |
419328 |
1369728 |
2544192 |
4520448 |
6747840 |
9383040 |
|
DSP блоки |
12 |
16 |
36 |
48 |
63 |
96 |
|
Встроенные умножители 18x18 |
48 |
64 |
144 |
192 |
252 |
384 |
|
Схемы PLL |
6 |
6 |
12 |
12 |
12 |
12 |
|
Максимальное количество I / O пользователя |
358 |
542 |
702 |
886 |
1110 |
1158 |
| Корпуса |
| |
|
|
484-выводной BGA |
|
|
|
| |
484-выводной BGA |
484-выводной BGA |
672-выводной BGA |
1020-выводной BGA |
1020-выводной BGA |
1020-выводной BGA |
| |
672-выводной BGA |
672-выводной BGA |
780-выводной BGA |
1508-выводной BGA |
1508-выводной BGA |
1508-выводной BGA |
| |
|
780-выводной BGA |
1020-выводной BGA |
|
|
|
Новая логическая структура
Новые прогрессивные адаптивные логические модули ( Adaptive Logic Module – ALM) приборов Stratix II предоставляют разработчикам большую плотность логики на меньшей физической площади при более высоком быстродействии. Архитектура Stratix II существенно сокращает количество логических ресурсов, необходимых для выполнения какой либо заданной функции и количество логических уровней в конкретном критическом пути. Архитектура Stratix II позволяет реализовать все это, разрешая совместное использование входов посредством таблиц просмотра того же самого ALM . И независимые и связанные функции могут быть также реализованы в одиночном ALM, что еще более снижает количество необходимых логических ресурсов. Это тем более важно при топологии 90 нм, когда задержки на межсоединениях составляют значительную долю общей задержки FPGA и когда уменьшение времени прохождения сигнала по межсоединениям становится определяющим в оценке максимальных скоростных характеристик прибора.
Защита проектов
Поскольку проекты становятся все более сложными и играют все более важную роль в реализации функциональных возможностей системы, воровство интеллектуальной собственности ставит перед разработчиками все больше проблем. Чтобы обеспечивать разработчиков средствами защиты их систем, в приборах Stratix II может быть использована технология шифрования, основанная на Advanced Encryption Standard (AES). Каждый прибор Stratix II может быть надежно запрограммирован с использованием 128-разрядного ключа AES, используемого для декодирования зашифрованного файла, сгенерированного программными средствами Quartus II и сохраненного во внешнем приборе конфигурации.
Поддержка интерфейсов быстродействующей внешней памяти
В дополнение к встроенной TriMatrix памяти, в приборах Stratix II учтена, предоставлением заказчикам поддержки интерфейсов быстродействующей внешней памяти, потребность промышленности в широкополосной памяти.
Интегрировать в сложные системы приборы памяти высокой плотности разработчики могут, используя функциональные возможности приборов Stratix II и соответствующую IP.
Поддерживаемые приборами Stratix II интерфейсы памяти
|
Интерфейс |
Тактовая частота (МГц) |
Производительность
( Mbps ) |
|
SDR SDRAM |
100, 133 & 166 |
100, 133 & 166 |
|
DDR I SDRAM |
166 & 200 |
334 & 400 |
|
DDRII SDRAM |
200, 250 & 266 |
400, 500 & 533 |
|
DDR FCRAM |
166, 183 & 200 |
334, 366 & 400 |
|
RLDRAM II |
200 & 300 |
400 & 600 |
|
QDR SRAM |
100, 133 & 167 |
400, 533 & 668 |
|
QDRII SRAM |
133, 167, 200 & 250 |
533,668,800 |
DSP возможности
Исключительные возможности предоставляют DSP блоки приборов Stratix II. DSP блоки оптимизированы под выполнение таких интенсивных по вычислениям функций обработки, как фильтрация, сжатие, формирование сигналов тактирования, компенсация, цифровое формирование промежуточной частоты, преобразование и модуляция. С использованием DSP блоков FPGA Stratix II можно легко удовлетворить требования к производительности DSP со стороны перспективных, находящихся на стадии становления, стандартов и протоколов типа JPEG2000, MPEG-4, 802.11x, CDMA2000, 1x EV DV, HSDP и W-CDMA. Способные работать на частотах до 370 МГц DSP блоки приборов Stratix II обеспечивают максимальную DSP производительность (до 288 GMAC при 3,0 GMAC на один блок). Такая производительность приборов Stratix II выше, чем у передовых процессоров цифровых сигналов, имеющихся сегодня на рынке. Возможности DSP блоков
|
Программируемый элемент |
Особенности |
|
|
Перемножитель |
|
Перемножение форматов: 9x9, 18x18 и 36x36 |
|
Арифметика с плавающей точкой |
|
|
|
Операции со знаком и без знака |
|
|
|
Полная точность во всех режимах |
|
|
|
Дополнительная цепочка сдвиговых регистров на вводах |
|
|
|
Суммирующее/вычитающее устройство |
Динамическое переключение между суммированием и/или вычитанием |
|
|
Обработка суммирующим/вычитающим устройством 9-, 18-, или 36-разрядных чисел |
|
|
|
Аккумулятор |
52-разрядный аккумулятор |
|
|
Операции со знаком и без знака |
|
|
|
Округление и насыщение |
Округление и насыщенность чисел в формате Q1.15 |
|
|
Простой перенос проекта DSP процессора на FPGA |
|
|
|
Модуль суммирования |
Суммирование до четырех значений за один тактовый цикл |
|
Комплекты разработки
Altera, совместно с партнерами, предлагают для макетирования систем большой набор комплектов разработчика, использующих Stratix II как основную платформу разработки. Каждый комплект разработчика содержит все инструментальные средства, необходимые для проектирования и проверки систем в течение нескольких часов, включая платы макетирования, программное обеспечение Quartus II, загрузочные кабели, IP и соответствующую документацию. Более подробную иформацию относительно комплектов разработки систем на основе приборов Stratix II можно получить на страничке сайта: www.altera.com/devkits.
Программные средства разработки Quartus II
Приборы Stratix II поддерживаются программными средствами разработки Quartus ® II – наилучшими в отрасли средствами разработки программ для проектов на основе FPGA высокой плотности. Программные средства Quartus II оснащены рядом новых возможностей, подобных возможностям разработки ASIC. Программные средства Quartus II предоставляют разработчикам всесторонний набор программ синтеза, оптимизации и верификации в автономной среде проектирования. Методологии привязки к тактированию, по блочное проектирование, возможности типа SOPC построителя и логический анализатор SignalTap ® II позволят провести разработку от концепции до законченной системы в течение нескольких часов.
Стоимость одного прибора EP 2 S 60 F 484 C 5 ES (60000 логических элементов), при поставке партией свыше 25 штук,
составит 490 евро.
| Источник: cec-mc.ru | Дата публикации: 03/12/2004 |
|  |
 |
Реклама на сайте |
|
Последние новости  |
[06/02/2019] Конференция в МГТУ им. Баумана «Технологии разработки и отладки сложных технических систем» 2019
[09/05/2018] Грандиозная майская распродажа на Gearbest!
[16/05/2017] С 15 по 17 мая в магазине Gearbest проходит грандиозный флэшсейл
[10/05/2017] Так что же такое Спиннер?
[05/12/2016] Новый Год и Рождество с GearBest!
[29/09/2016] Всемирный День Интернета на GearBest
Читать все новости >> |
