| Наименование |
Краткое описание |
|
Одновибратор с логическим элементом на входе |
|
Сдвоенный одновибратор с повторным запуском |
|
Формирователь разрядной записи и схема установки нуля |
|
Приоритетный шифратор 8 каналов в 3 |
|
Двоично-десятичный дешифратор с высоковольтным выходом |
|
Дешифратор-демультиплексор 4 линии на 16 |
|
Сдвоенный дешифратор мультиплексор 2-4 |
|
Дешифратор для управления неполной матрицей 7x5 точек на дискретных светоизлучающих диодах |
|
Дешифратор для управления дискретной матрицей на светодиодах |
|
Двоично-десятичный дешифратор |
|
Дешифратор на 3 входа и 8 выходов для управления шкалой с заполнением |
|
Дешифратор на 3 входа и 8 выходов для управления шкалой со сдвигом одной точки |
|
Дешифратор на 3 входа и 8 выходов для управления шкалой со сдвигом двух точек |
|
Дешифратор для управления линейной светоизлучающей шкалой |
|
Декадный счетчик с фазоимпульсным представлением информации |
|
Двоично-десятичный четырехразрядный счетчик |
|
Счетчик-делитель на 12 |
|
Двоичный счетчик |
|
Двоично-десятичный реверсивный счетчик |
|
Четырехразрядный двоичный реверсивный счетчик |
|
Делитель частоты с переменным коэффициентом деления |
|
Синхронный десятичный четырехразрядный счетчик |
|
Высокочастотный счетчик-делитель с программируемым коэффициентом деления |
|
Одноразрядный полный сумматор |
|
Двухразрядный (двоичный) сумматор |
|
Четырехразрядный (двоичный) сумматор |
|
Восьмиразрядная схема контроля четности и нечетности |
|
Арифметико-логическое устройство |
|
Блок ускоренного переноса для арифметического узла |
|
Четырехразрядный универсальный сдвиговый регистр |
|
Восьмиразрядный реверсивный сдвиговый регистр |
|
Регистр четырехразрядный с тремя состояниями выхода |
|
Двенадцатиразрядный регистр последовательного приближения |
|
Четыре регистра на 4 разряда с открытым коллекторным выходом |
|
Селектор-мультиплексор данных на 16 каналов со стробированием |
|
Сдвоенный цифровой селектор-мультиплексор 4-1 |
|
Селектор-мультиплексор данных на 8 каналов |
|
Селектор-мультиплексор данных на 8 каналов со стробированием |
|
Два логических элемента 4И-НЕ |
|
Логический элемент 8И-НЕ |
|
Четыре логических элемента 2И-НЕ |
|
Три логических элемента 3И-НЕ |
|
Два логических элемента 4И-НЕ с большим коэффициентом разветвления по выходу |
|
Два логических элемента 4И-НЕ с открытым коллекторным выходом и большим коэффициентом разветвления по выходу |
|
Четыре логических элемента 2И-НЕ с открытым коллекторным выходом |
|
Три логических элемента 3И-НЕ с открытым коллекторным выходом |
|
Четыре высоковольтных логических элемента 2И-НЕ с открытым коллектором |
|
Четыре логических элемента 2И-НЕ с высокой нагрузочной способностью |
|
Четыре буферных логических элемента 2И-НЕ с открытым коллектором |
|
Два логических элемента 2И-НЕ с мощным открытым коллекторным выходом |
|
Два четырехвходовых логических расширителя по ИЛИ |
|
Восьмивходовый расширитель по ИЛИ |
|
Четыре логических элемента 2ИЛИ-НЕ |
|
Два логических элемента 4ИЛИ-НЕ со стробирующим импульсом и расширяющими узлами |
|
Два логических элемента 4ИЛИ-НЕ со стробированием |
|
Три элемента 3ИЛИ-НЕ |
|
Четыре логических элемента 2ИЛИ-НЕ |
|
Магистральный усилитель - четыре логических элемента 2ИЛИ-НЕ |
|
Четыре логических элемента 2И |
|
Два логических элемента 2И с мощным открытым коллекторным выходом |
|
Четыре логических элемента 2ИЛИ |
|
Два логических элемента 2ИЛИ с мощным открытым коллекторным выходом |
|
Шесть логических элемента НЕ |
|
Шесть инверторов с открытым коллекторным выходом |
|
Шесть буферных инверторов с повышенным коллекторным напряжением |
|
Шесть буферных инверторов |
|
Шесть инверторов с элементом управления по входам и тремя состояниями на выходе |
|
Шесть буферных формирователей с открытым коллектором |
|
Четыре двухвходовых логических элемента исключающее ИЛИ |
|
Два логических элемента 2И-НЕ с общим входом и двумя мощными транзисторами |
|
Четыре буферных элемента с тремя состояниями и общей шиной |
|
Шесть буферных формирователей с открытым коллектором и повышенным коллекторным напряжением |
|
Шесть повторителей с элементом управления по входам и тремя состояниями на выходе |
|
Шесть повторителей с раздельными элементами управления входами по двум и четырем повторителям с тремя состояниями на выходе |
|
Два логических элемента 2-2И-2ИЛИ-НЕ, один расширяемый по ИЛИ |
|
Логический элемент 2-2-2-3И-4ИЛИ-НЕ с возможностью расширения по ИЛИ |
|
Преобразователь логических сигналов из двоичного кода 8-4-2-1 в семисегментный |
|
Преобразователь двоично-десятичного кода в двоичный |
|
Преобразователь двоичного кода в двоично-десятичный |
|
Программируемое ПЗУ емкостью 256 бит (32x8) |
|
ПЗУ на 1024 бит с использованием в качестве преобразователя двоичного кода в код знаков русского алфавита |
|
ПЗУ на 1024 бит с использованием в качестве преобразователя двоичного кода в код знаков латинского алфавита |
|
ПЗУ на 1024 бит с использованием в качестве преобразователя двоичного кода в код арифметических знаков и цифр |
|
ПЗУ на 1024 бит с использованием в качестве преобразователя двоичного кода в код дополнительных знаков |
|
Регистровая память на 16 бит (8x2) с тремя состояниями на выходе |
|
ОЗУ на 16 бит (16 слов x 1 разряд) со схемами управления |
|
ОЗУ на 64 бит с произвольной выборкой (16 слов x 4 разряда) |
|
ОЗУ на 256 бит (256 слов x 1 разряд) со схемами разрядного и адресного управления |
|
ОЗУ на 1024 бит (1024 слов x 1 разряд) со схемами управления |
|
JK-триггер с логикой на входе ЗИ |
|
Два JK-триггера |
|
Два триггера Шмитта с логическим элементом на входе 4И-НЕ |
|
Шесть триггеров Шмитта-инверторов |
|
Четыре двухвходовых тригера Шмитта |
|
Два D-триггера |
|
Четыре D-триггера |
|
Два D-триггера с прямыми и инверсными выходами |
|
Счетверенный D-триггер |
0,4 В 
2,4 В
5 ° С,
продолжительность пайки (2