Реклама на сайте English version  DatasheetsDatasheets

KAZUS.RU - Электронный портал. Принципиальные схемы, Datasheets, Форум по электронике

Новости электроники Новости Литература, электронные книги Литература Документация, даташиты Документация Поиск даташитов (datasheets)Поиск PDF
  От производителей
Новости поставщиков
В мире электроники

  Сборник статей
Электронные книги
FAQ по электронике

  Datasheets
Поиск SMD
Он-лайн справочник

Принципиальные схемы Схемы Каталоги программ, сайтов Каталоги Общение, форум Общение Ваш аккаунтАккаунт
  Каталог схем
Избранные схемы
FAQ по электронике
  Программы
Каталог сайтов
Производители электроники
  Форумы по электронике
Удаленная работа
Помощь проекту

TTL и CMOS логика Цифровая схемотехника на логических микросхемах. Счетчики, сдвиговые регистры, простая логика...

 
Опции темы
Непрочитано 14.03.2019, 15:36  
bordodynov
Гражданин KAZUS.RU
 
Регистрация: 04.06.2007
Сообщений: 696
Сказал спасибо: 58
Сказали Спасибо 223 раз(а) в 170 сообщении(ях)
bordodynov на пути к лучшему
По умолчанию Re: Время задержки двухвходового и многовходового логического элемента

Сообщение от ProtAS-13 Посмотреть сообщение
... эквивалентные схемы, топология, емкость переходов, ... Гы!!!
Возьмите таблицы истинности для элементарных логических элементов (И/ИЛИ). Проанализируйте их.
Если Вы поймете, что в процессе переключения выхода участвует ВСЕГДА только ОДИН вход, то Вы поймете, что, при условии равноценности любого из входов, задержка переключения выхода не зависит ни от количества входов, ни даже от типа логики (ТТЛ/ЭСЛ/...).
Т.е., в рамках одного типа логики, распространение сигнала будет одинаково для всех N-входовых базовых логических элементов, опять же - при условии равноценности любого из входов.
А вот это как вы объясните?
Миниатюры:
Нажмите на изображение для увеличения
Название: 2019-03-14_14-34-10.png
Просмотров: 0
Размер:	70.5 Кб
ID:	139830  
Реклама:
bordodynov на форуме  
Непрочитано 14.03.2019, 15:55  
Yuri222
Почётный гражданин KAZUS.RU
 
Регистрация: 08.02.2005
Сообщений: 2,616
Сказал спасибо: 358
Сказали Спасибо 820 раз(а) в 582 сообщении(ях)
Yuri222 на пути к лучшему
По умолчанию Re: Время задержки двухвходового и многовходового логического элемента

Сообщение от bordodynov Посмотреть сообщение
это как вы объясните?
А разве Вы сами уже не объяснили?
Сообщение от bordodynov Посмотреть сообщение
Емкости эмиттеров являются форсирующими
Yuri222 вне форума  
Непрочитано 14.03.2019, 16:48  
bordodynov
Гражданин KAZUS.RU
 
Регистрация: 04.06.2007
Сообщений: 696
Сказал спасибо: 58
Сказали Спасибо 223 раз(а) в 170 сообщении(ях)
bordodynov на пути к лучшему
По умолчанию Re: Время задержки двухвходового и многовходового логического элемента

Сообщение от Yuri222 Посмотреть сообщение
А разве Вы сами уже не объяснили?
Да объяснял. Также я объяснял что паразитная ёмкость многоэмиттерного транзистора больше, чем двух-эмиттерного и тем более одно-эмиттерного. Поэтому задержки разные. Я видел микрофотографии микросхем и поверьте разработчики не занимались дурью и специально не ухудшали топологию микросхем. Разница в задержках существенно меньше, чем производственны разброс и разброс от количества подключенных к выходу нагрузочных элементов и паразитной ёмкости платы.
bordodynov на форуме  
 

Закладки
Опции темы

Ваши права в разделе
Вы не можете создавать новые темы
Вы не можете отвечать в темах
Вы не можете прикреплять вложения
Вы не можете редактировать свои сообщения

BB коды Вкл.
Смайлы Вкл.
[IMG] код Вкл.
HTML код Выкл.

Быстрый переход

Похожие темы
Тема Автор Раздел Ответов Последнее сообщение
КУРИЛКА gary2007 Отвлекитесь, эмбеддеры! 42119 15.08.2014 10:50


Часовой пояс GMT +4, время: 16:23.


Powered by vBulletin® Version 3.8.4
Copyright ©2000 - 2019, Jelsoft Enterprises Ltd. Перевод: zCarot